「シリアライザ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

送信回路ICは、シリアライザ105、送信ドライバ107から構成され、受信回路ICは、入力バッファ111とデシリアライザ109で構成される。例文帳に追加

The IC 104 comprises a serializer 105 and a transmission driver 107, and the IC 108 comprises an input buffer 111 and a deserializer 109. - 特許庁

動作上、シリアライザおよびデシリアライザ（ＳＥＲＤＥＳ）は、通信リンクまたは通信チャネルを形成するように協働する。例文帳に追加

In terms of operation, the serializer and the deserializer (SERDES) collaborate with each other so as to form a communication link or a communication channel. - 特許庁

データインタフェースと協働するシリアライザは、選択された符号化プロトコルに従って、デシリアライザに通信するためにデータを符号化する。例文帳に追加

The serializer collaborating with the data interface encodes data to transmit them to the deserializer according to a selected encoding protocol. - 特許庁

本発明にかかるデータ通信アーキテクチャは、データインタフェースとシリアライザとデシリアライザとを備える。例文帳に追加

A data communication architecture related to this application is provided with a data interface, a serializer and a deseriarizer. - 特許庁

デシリアライザ１０６は、シリアルデータからパラレルデータを再生する。例文帳に追加

A deserializer 106 regenerates a parallel data from the serial data. - 特許庁

動作時、コンピュータ処理コンポーネントからのデータは、シリアライザによって受け取られる。例文帳に追加

In operation, data from the computer processing component is received by the serializer. - 特許庁

デシリアライザ部１は、ＰＬＬ回路の代わりに、発振器２とクロック同期部１０とを備える。例文帳に追加

A deserializer part 1 includes an oscillator 2 and a clock synchronization part 10 instead of a PLL circuit. - 特許庁

メモリには、デシリアライザが変換した符号化パラレル・データが順次書き込まれる。例文帳に追加

The coded parallel data converted with the deserializer is written in the memory, in turn. - 特許庁

これにより、シリアライザ１３１の動作時間を短縮し、その消費電力を低減している。例文帳に追加

Thereby the operation time of the serializer 131 is reduced, and its power consumption is reduced. - 特許庁

デシリアライザ、復号化回路、メモリ、トリガ制御回路、書き込み制御回路等で構成。例文帳に追加

The circuit is constituted of a deserializer, a decoding circuit, a memory, a trigger control circuit, a writable control circuit, etc. - 特許庁

通信装置５は、プロトコルシリアライザ１０と、キャッシュコントローラ１１とを備える。例文帳に追加

A communication device 5 comprises a protocol serializer 10 and a cache controller 11. - 特許庁

また、本発明のメモリ装置６００はシリアライザ６１９を含み、ローカルセンスアンプ６１１〜６１８をシリアライザ６１９に各々連結するデータ経路６３１〜６３８を含む。例文帳に追加

Also, the memory deice 600 comprises an serializer 619 and data paths 631-638 connecting respectively to the local sense amplifiers 611-618 to the serializer 619. - 特許庁

シリアライザとデシリアライザとの間に高い精度で同期を確立可能で、送受信回路間の速度差を吸収可能なシリアル伝送装置を提供する。例文帳に追加

To provide a serial transmitter capable of highly accurately establishing synchronism between a serializer and a deserializer and absorbing a rate difference between transmission and reception circuits. - 特許庁

外部制御装置３０の伝送制御部３０１も同様にデシリアライザ３０１ａ、シリアライザ３０１ｂおよびＬＶＤＳ送受信部３０１ｃを有している。例文帳に追加

A transmission control part 301 of an external controller 30 similarly has a deserializer 301a, a serializer 301b and an LVDS transmitting and receiving part 301c. - 特許庁

シングルエンドとなったエコー信号はシリアライズされている状態なので、これをパラレルに変換するデシリアライザ４に入力する。例文帳に追加

As the echo signals becoming the single-end signals are in the serialized state, the echo signals are inputted to a deserializer 4 for converting the signals to parallel signals. - 特許庁

このようなクロスオーバー連結は前記データ経路６３１〜６３８を選択的に連結し合い、データビットをシリアライザ６１９に伝達する。例文帳に追加

These crossover connections connect selectively the data paths 631-638, and transit data bits to the serializer 619. - 特許庁

好適なコンバイナの基本的コンポーネントは、制御ＣＰＵ、デジタル・ロジック、及びシリアライザである。例文帳に追加

Fundamental components of an appropriate combiner are a control CPU, a digital logic and a serializer. - 特許庁

処理データはシリアライザ１３により所定クロック周波数の無線伝送用シリアルデータに変換され、送信機１１から送出される。例文帳に追加

A serializer 13 converts processing data into wireless transmission serial data with a prescribed clock frequency and a transmitter 11 transmits the serial data. - 特許庁

プログラマブルロジックデバイス集積回路上の高速シリアルデータ送信機用のシリアライザ回路網例文帳に追加

SERIALIZER CIRCUITRY FOR HIGH-SPEED SERIAL DATA TRANSMITTER ON PROGRAMMABLE LOGIC DEVICE INTEGRATED CIRCUIT - 特許庁

パルス信号を出力しないときのシリアライザの消費電力を低減することで消費電力の低減されたパルス発生装置を提供する。例文帳に追加

To provide a pulse generator reduced in power consumption by reducing power consumption of a serializer when a pulse signal is not output. - 特許庁

各デシリアライザは、第１及び第２の等化されたシリアル・データ出力に結合され、第１及び第２の回復されたデータ出力を有する。例文帳に追加

The de-serializers are coupled with the 1st and the 2nd equalized serial data outputs, respectively and have 1st and 2nd recovered data outputs, respectively. - 特許庁

プログラマブルロジックデバイス集積回路上の高速シリアルデータレシーバ用のデシリアライザ回路網例文帳に追加

DESERIALIZER CIRCUITRY FOR HIGH SPEED SERIAL DATA RECEIVER ON PROGRAMMABLE LOGIC DEVICE INTEGRATED CIRCUIT - 特許庁

ループバック回線１９は、シリアライザ７から出力されたシリアルデータ１８を、受信データ２０としてＣＤＲ回路８に入力する。例文帳に追加

A loopback line 19 inputs serial data 18 outputted from the serializer 7 to the CDR circuit 8 as the reception data 20. - 特許庁

シリアライザ３は、送信用クロック２２に応じたタイミングでパラレルデータ３３をシリアル化して出力する。例文帳に追加

A serializer 3 serializes parallel data 33 at timing corresponding to the clock 22 for transmission for output. - 特許庁

デシリアライザにＣＤＲ回路を搭載したＳｅｒＤｅｓによって、スペクトラム拡散クロック発生器の異常の有無を検出する。例文帳に追加

To detect the presence or absence of malfunctions of a spectrum spread clock generator by a SerDes wherein a CDR circuit is mounted on a deserializer. - 特許庁

プログラマブルロジックデバイス集積回路上の高速シリアルデータレシーバ用のデシリアライザ回路網例文帳に追加

DESERIALIZER CIRCUITRY FOR HIGH-SPEED SERIAL DATA RECEIVER ON PROGRAMMABLE LOGIC DEVICE INTEGRATED CIRCUIT - 特許庁

パラレル化されたエコー信号は、遅延処理手段５に出力される一方、再びシリアル化するシリアライザ７に入力される。例文帳に追加

The paralleled echo signals are outputted to a delay processing means 5 and inputted to a serializer to be serialized again. - 特許庁

カスタムまたは標準オブジェクトは、識別されたシリアライザを使用して、カスタムまたは標準形式にシリアライズされる。例文帳に追加

A custom or standard object is serialized to a custom or standard format by using the identified serializer. - 特許庁

利用可能なシリアライゼーションプロバイダに基づいて、ある特定のシリアライゼーション形式およびオブジェクトタイプ用のシリアライザを識別する。例文帳に追加

Based on an available serialization provider, a serializer for a specific serialization format and an object type is identified. - 特許庁

シリアライザおよびデシリアライザを有した高速シリアル転送入出力部を備える半導体装置において、高性能なジッタ測定器を用いることなく、高速クロックのジッタ特性を高精度に測定することが可能な半導体装置を提供する。例文帳に追加

To provide a semiconductor device capable of measuring highly accurately a jitter characteristic of a high speed clock without using a high-performance jitter measuring device, concerning a semiconductor device with a high speed serial transfer input/output part having a serializer and a deserializer. - 特許庁

インパルス生成装置１００では、デジタルパターン生成部１１０からシリアライザ１２０に、例えば１００ＭＨｚの頻度でパラレルデータが転送され、シリアライザ１２０から数Ｇｂｐｓの高速転送で差動信号が外部に出力される。例文帳に追加

In the impulse generator 100, parallel data are transferred from a digital pattern generator 110 to a serializer 120 with a frequency of 100 MHz, for example, while a differential signal is outputted from the serializer 120 to the outside by the fast transfer of several G bps. - 特許庁

画像データ選択部２０４の伝送制御部２１０は、デシリアライザ２１０ａ、シリアライザ２１０ｂおよびＬＶＤＳ送受信部２１０ｃを含んでおり、スキャンクロックに同期して画像データをシリアル化してＬＶＤＳ伝送路４０ａに送出している。例文帳に追加

A transmission control part 210 of an image data selecting part 204 includes a deserializer 210a, a serializer 210b and an LVDS (low voltage differential signaling) transmitting and receiving part 210c, is synchronized with a scan clock, serializes image data and transmits the image data to an LVDS transmission path 40a. - 特許庁

送信回路部２０を構成するシリアライザ２１で生成されたシリアルデータＳＤａｔａを受け取って受信回路部３０に渡すループバック経路４０に、シリアライザ２１から受け取ったシリアルデータＳＤａｔａの立ち上がりの位相および立ち下がりの位相を個別に調整する位相調整回路４００を備えた。例文帳に追加

A loopback path 40 for receiving serial data SData generated by a serializer 21 being a component of a transmission circuit section 20 and giving the serial data SData to a reception circuit section 30 is provided with a phase adjustment circuit 400 that individually adjusts a phase of a leading and a phase of a trailing of the serial data SData received from the serializer 21. - 特許庁

アドレスデータを記憶するフレームメモリ１と、クロックＡに基づいてフレームメモリ１からアドレスデータを読み出す読出制御部３と、読出制御部３により読み出されたアドレスデータを転送するシリアライザ７と、シリアライザ７により転送されたアドレスデータに基づいてプラズマディスプレイパネル３０を駆動する駆動部１００Ｂとを備える。例文帳に追加

This drive is equipped with a frame memory 1 for storing address data, a read control part 3 for reading the address data from the frame memory 1 based on the clock A, a serializer 7 for transferring the address data read by the read control part 3, and a drive part 100B for driving a plasma display panel 30 based on the address data transferred by the serializer 7. - 特許庁

シリアライザからの出力はシングルエンドであるため、この出力はＬＶＤＳに変換するＬＶＤＳ出力インタフェース９に入力され、最終的にＬＶＤＳエコーリピータ信号１０として出力される。例文帳に追加

As the outputted signals from the serializer are single-end signals, the output is inputted in an LVDS output interface 9 for converting the signals to LVDS signals, and the signals are finally outputted as LVDS echo repeater signals 10. - 特許庁

シリアル・データ入力と、第１及び第２のイコライザ（１００）と、第１及び第２のデシリアライザと、等化制御回路とを含むシリアル・データ通信受信機である。例文帳に追加

The serial data communication receiver includes a serial data input, 1st and 2nd equalizers (100), 1st and 2nd de-serializers and an equalization control circuit. - 特許庁

プログラマブルロジックデバイス（「ＰＬＤ」）などの高速シリアルデータレシーバ回路網用のデシリアライザ回路網（１０）は、シリアルデータを任意の複数のデータ幅を有するパラレルデータに変換するための回路網を含む。例文帳に追加

The deserializer circuitry (10) for high-speed serial data receiver circuitry on a programmable logic device ("PLD") or the like includes circuitry for converting serial data to parallel data having any of several data widths. - 特許庁

また、プロトコルシリアライザ１０は、キャッシュコントローラ１１が取得した要求データを、該要求データに対応する読取要求の送信元サーバＡに送信する。例文帳に追加

The protocol analyzer 10 transmits the requested data obtained by the cache controller 11 to a server A that transmitted the read request corresponding to the requested data. - 特許庁

当該逓倍クロック信号には基準クロック信号に印加されたジッタが重畳されているためデシリアライザ１０６に入力されるシリアルデータには所定量のジッタを超える量のジッタが重畳されている。例文帳に追加

The jitter exceeding a prescribed amount of jitter is superposed in the serial data input into the deserializer 106, as the jitter impressed to the reference clock signal is superposed to the multiplied clock signal. - 特許庁

クロック・データリカバリ回路２２では、そのシリアル送信データＳＯを、受信用ＰＬＬ回路２１からのいずれかのクロックで取り込み、デシリアライザ２３でパラレルデータＲｅｃｏｖｅｒｅｄＤａｔａを生成する。例文帳に追加

The clock data recovery circuit 22 fetches the serial transmission data SO with one of the clocks from a PLL circuit 21 for reception and generates parallel data Recovered Data using a deserializer 23. - 特許庁

デシリアライザは符号化回路により生成された符号化パラレル・データをシリアル変換したシリアル・データが入力されシリアル・データを符号化パラレル・データに変換する。例文帳に追加

The deserializer is input with serial data which signed parallel data produced with a signed circuit are series-converted and converts the serial data into coded parallel data. - 特許庁

シリアライザ１２０から出力される差動信号の電圧は、高々５００ｍＶ程度であるが、出力部１５０から出力されるときは、尖頭電圧が２Ｖ以上の信号として出力される。例文帳に追加

A voltage of the differential signal outputted from the serializer 120 is around 500 mV at most, but the signal is outputted as a signal of a peak voltage higher than 2V when outputted from the output part 150. - 特許庁

シリアライザ１０５は、ＰＬＬ回路１０７が生成する逓倍クロック信号に同期しパターン発生部１０２からのテストパターンをシリアル変換したシリアルデータを出力する。例文帳に追加

A serializer 105 is synchronized with the multiplied clock signal generated by the PLL circuit 107, and outputs a serial data of a serial-converted test pattern from a pattern generation part 102. - 特許庁

多数の異なるプロトコルに対して、および広範囲のデーターレートに対して、シリアル形式のデータをパラレル形式のデータに変換することが可能な、デシリアライザ回路網を提供する。例文帳に追加

To provide deserializer circuitry that can convert serial data to parallel data for a number of different protocols and over a wide range of data rates. - 特許庁

映像信号受信用無線装置２では、受信機２１で復調された信号からシリアライザ２２とデコーダ２３により映像信号が再生され、映像Ｉ／Ｆ２４を介して出力される。例文帳に追加

A serializer 22 and a decoder 23 in a video signal receiving wireless apparatus 2 reproduces a video signal from a signal demodulated by a receiver 21 and the video signal is outputted via a video I/F 24. - 特許庁