「マクロ設計」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ハードマクロを用いた設計をより簡単化する。例文帳に追加

To more simplify a design which uses a hard macro. - 特許庁

複数のセルを内部接続する複数のマクロを設計するマクロ設計ステップと、複数のマクロの配置及び外部配線の設計を行う全体回路設計ステップとを有する半導体回路設計方法が提供される。例文帳に追加

A method for designing semiconductor circuit comprises a macro design step for designing a plurality of macros for internally connecting a plurality of cells, and an entire circuit design step for arranging the plurality of macros and designing external wiring. - 特許庁

このようなカスタム設計には、再利用可能な部分に対し、マクロをカスタム設計すること、各マクロのインスタンス数を特定すること、マクロに対し相互接続すること、及びカスタム設計されたマクロをアセンブルすること、を含む。例文帳に追加

This custom design includes custom-designing macros for the reusable parts, specifying the number of instances of each macro, carrying out interconnection with the macros, and assembling the custom-designed macros. - 特許庁

集積回路内のマクロを横切る配線をマクロ内に設計する方法およびシステム例文帳に追加

METHOD AND SYSTEM FOR DESIGNING WIRING IN MACRO THAT TRAVERSES MACRO IN INTEGRATED CIRCUIT - 特許庁

ソフトマクロを用いたレイアウト設計方法、ソフトマクロのデータ構造及びソフトマクロライブラリの作成方法例文帳に追加

LAYOUT DESIGN METHOD USING SOFT MACRO, DATA STRUCTURE FOR SOFT MACRO AND CREATION METHOD FOR SOFT MACRO LIBRARY - 特許庁

マクロ要求者にマクロを効率よく提供でき、半導体集積回路の設計効率を向上できるマクロ提供システムを提供する。例文帳に追加

To provide a macro provision system capable of efficiently offering a macro to a macro requester for improvement in design efficiency of a semiconductor integrated circuit. - 特許庁

メモリマクロが搭載される半導体集積回路の設計期間および設計コストを削減する。例文帳に追加

To reduce the design period and design costs of a semiconductor integrated circuit on which a memory macro is loaded. - 特許庁

マクロセルの配置を自動化するとともに、設計工数と設計コストを削減する。例文帳に追加

To automate arrangement of macro cells, and to reduce design man-hours and design cost. - 特許庁

演算増幅器のマクロモデル及びこれを用いた回路設計シミュレータ例文帳に追加

MACRO MODEL OF OPERATIONAL AMPLIFIER AND CIRCUIT DESIGN SIMULATOR USING THE SAME - 特許庁

マクロセルを有する半導体集積回路、及びその設計方法例文帳に追加

SEMICONDUCTOR INTEGRATED CIRCUIT WITH MACROCELL AND METHOD OF DESIGNING THE SAME - 特許庁

ハードマクロ作成方法、半導体チップ設計方法及び記録媒体例文帳に追加

HARD MACRO PREPARING METHOD, SEMICONDUCTOR CHIP DESIGNING METHOD, AND RECORDING MEDIUM - 特許庁

したがって、マクロセルのレイアウトに制約を持たず設計可能である。例文帳に追加

Therefore, the circuit device can be designed without limitation in macro cell layout. - 特許庁

集積回路設計は、デバイス・セルからなる回路マクロを有する。例文帳に追加

An integrated circuit design has the circuit macro comprising device cells. - 特許庁

しかし、マクロＩＤ生成回路３０Ａ，３０Ｂ，３０Ｃ，３０Ｄは、メモリマクロ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの外部の半導体チップ１０内に配置されるため、メモリマクロ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ内のテスト制御ブロックは、全てのメモリマクロで同一の構成となり、設計負担が軽減される。例文帳に追加

The signal of '1' or '0' is fed to a logic part from the selected memory macro, and the output signal of '1' is fed from the non selected memory macro. - 特許庁

集積回路のマクロを横切る次の段階の配線を容易にするためのマクロ設計技術を提供する。例文帳に追加

To provide a macro design technique for facilitating wiring in the next stage that traverses a macro in an integrated circuit. - 特許庁

ハードマクロのレイアウト設計時に空き領域を削減して、ハードマクロのサイズを小さくすること。例文帳に追加

To reduce size of a hard macro by reducing a free region when a layout of the hard macro is designed. - 特許庁

高性能ＬＳＩの設計においては、論理設計段階と物理設計段階で対象となるマクロの切り方が異なる場合があり、論理マクロを物理マクロに人手で変換しなければならなず、人手による作業の繁雑さと不確かさとをなく。例文帳に追加

To eliminate complicatedness and uncertainty of a manual work since ways of cutting macros to be objects are sometimes different between a logical design stage and a physical design state and a logical macro has to be manually converted into a physical macro in designing a high performance LSI. - 特許庁

メモリマクロ及びこれを備えた半導体集積回路、並びにその設計方法例文帳に追加

MEMORY MACRO, SEMICONDUCTOR INTEGRATED CIRCUIT EQUIPPED WITH THE SAME, AND ITS DESIGN METHOD - 特許庁

配置テンプレートの数を増やすことなく、効率的にマクロセルのレイアウトを設計する。例文帳に追加

To efficiently design the layout of a macro cell, without increasing the number of placement template. - 特許庁

統計的な方法を用いて、設計する特定の回路マクロについての平均リーク感度を求める。例文帳に追加

Average leak sensitivity about a designed specific circuit macro is found by use of a statistical method. - 特許庁

半導体集積回路のレイアウト設計における配線方法、半導体集積回路及び機能マクロ例文帳に追加

WIRING METHOD IN LAYOUT DESIGN OF SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT AND FUNCTIONAL MACROS - 特許庁

論理シミュレーション用マクロブロックライブラリの作成方法及びレイアウト設計方法例文帳に追加

METHOD OF FORMING MACRO-BLOCK LIBRARY FOR LOGICAL SIMULATION AND LAYOUT DESIGNING METHOD - 特許庁

また、ハードマクロセルを用いる場合よりもメモリの設計期間を短縮することができる。例文帳に追加

In addition, the designing period of the memory 5 can be made shorter than the case where hard micro-cells are used. - 特許庁

半導体チップ設計時にクロック信号のマクロ迂回による配線容量増加を低減し、設計を容易化する半導体集積回路の提供。例文帳に追加

To provide a semiconductor integrated circuit wherein, at designing a semiconductor chip, the wiring capacity increase caused by macro detour of clock signal is reduced for easier design. - 特許庁

設計者は、この感度データを用いて、選択された回路マクロを設計し直して、リーク電力を減少させる方法を決定する。例文帳に追加

A designer redesigns the selected circuit macro by use of sensitivity data thereof, and determines the method reducing the leak power. - 特許庁

このため、マクロセルの配線を大幅にやり直す頻度が少なくなり、設計工数と設計コストの削減が図れる。例文帳に追加

Thereby, the frequency of substantial re-wiring for the macro cells is reduced, and the design man-hours and design cost can be reduced. - 特許庁

マクロ用レイアウト検証装置は、マクロの端子にビアコンタクトを配置したと仮定する手段と、ビアコンタクトとマクロ内レイアウトとの関係が設計規則に違反するか否かを判定する手段と、を具備する。例文帳に追加

A layout verification device for macro includes assumption means for assuming that a via contact is disposed in a terminal of macro and determination means for determining that relations between the via contact and in-macro layout violate a design rule. - 特許庁

内部のレイアウト設計が未了の中間マクロについても、電源配線の電圧変動量算出時点で使用できる中間マクロ内部の情報を最大限に生かしたマクロ内電流源情報作成方法を提供する。例文帳に追加

To provide a method for creating current source information in which the information within an intermediate macro can be used to the full by using the intermediate macro whose inner layout design is not completed at calculating voltage variation amount in power source wiring. - 特許庁

機能マクロの電源接続構造に関わらず、機能マクロを回転配置してもマクロ内電源接続端とチップレベル電源配線との接続を可能としたＬＳＩのレイアウト設計方法を提供する。例文帳に追加

To provide an LSI layout design method capable of connecting an in-macro power source connection end to a chip level power source wire even when a functional macro is rotatably disposed irrespective of a power source connection structure of the functional macro. - 特許庁

マクロセルの入出力端子に関する遅延値を正確に計算し、高速度なマクロセルを効率的に設計することができるマクロセル作成方法等の提供。例文帳に追加

To provide a method of forming a micro cell and so on whereby a delay value is accurately computed for an input/output terminal of the micro cell and a high-speed micro cell is designed efficiently. - 特許庁

マクロのレイアウト情報に基づいて、当該マクロが使用されるＬＳＩのレイアウト設計時に発生する可能性がある設計規則違反を予め検出する。例文帳に追加

To pre-detect, based on layout information of macro, a design rule violation that may occur in layout design of LSI using the macro. - 特許庁

タイミングエラーによる全体回路設計の修正が不可能であるときにマクロ設計に戻る処理をなくすことにより、設計時間を短縮することを課題とする。例文帳に追加

To shorten time for design by eliminating a process of returning to a macro design when correction of the entire circuit design is impossible because of a timing error. - 特許庁

集積回路装置の設計方法、集積回路装置の設計支援システム、集積回路装置の設計支援プログラム、マクロセル、集積回路装置及び電子機器例文帳に追加

DESIGN METHOD OF INTEGRATED CIRCUIT DEVICE, DESIGN SUPPORT SYSTEM OF INTEGRATED CIRCUIT DEVICE, DESIGN SUPPORT PROGRAM OF INTEGRATED CIRCUIT DEVICE, MACROCELL, INTEGRATED CIRCUIT DEVICE, AND ELECTRONIC APPARATUS - 特許庁

本発明は、例えば半導体メモリやその他の半導体マクロモジュールの設計データの作成に用いる設計データ作成装置に関し、設計データ生成部分の開発工数を従来よりも短縮化する。例文帳に追加

To shorten the development manhour of a design data generation part for a design data preparation device to be used for preparing design data for a semiconductor memory, other semiconductor macro-modules or the like as compared with a conventional device. - 特許庁

ＬＳＩ（Large Scale Integrated Circuit）を階層毎に、マクロ単位で設計するときの設計データ処理方法及び記録媒体に関し、レイアウトを容易かつ確実に行える設計データ処理方法及び記録媒体を提供することを目的とする。例文帳に追加

To provide a design data processing method and a recording medium, with which layout can be easily and surely performed, concerning the design data processing method and the recording medium for designing a large scale integrated circuit(LSI) in the unit of macro for each hierarchy. - 特許庁

全体回路設計ステップは、マクロ内の内部配線禁止領域を通過させることによりマクロを横断して外部配線を行うと共に、マクロ内のバッファ配置可能領域に外部配線に接続されるリピータとしてのバッファを配置する。例文帳に追加

The entire circuit design step carries out external wiring, traversing the macros, by passing through the internal wiring inhibition regions in the macros, and arranges, in the buffer arrangeable regions, the buffers, i.e., the repeaters to be connected to the external wiring, respectively. - 特許庁

ハードマクロを有する半導体集積回路において、スキャン設計を行う場合、スキャンテストの時間短縮を図る。例文帳に追加

To shorten the time for a scan test when performing a scan design in a semiconductor integrated circuit having a hard macro. - 特許庁

半導体集積回路の論理検証方法、設計方法、及び電圧発生回路マクロの論理モデルが記録された記録媒体例文帳に追加

LOGIC VERIFICATION METHOD AND DESIGN METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT, AND RECORDING MEDIUM WITH VOLTAGE GENERATION CIRCUIT MACRO LOGIC MODEL RECORDED THEREON - 特許庁

マクロ内配線を考慮したネットリストを用いて遅延計算を行う設計方法及びそのネットリストの作成プログラム例文帳に追加

DESIGN METHOD FOR DELAY CALCULATION USING NET LIST CONSIDERING MACRO INTERNAL WIRING, AND PROGRAM FOR FORMING THE NET LIST - 特許庁

マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム例文帳に追加

DESIGN METHOD AND PROGRAM FOR PREDICTING DELAY TIME OF SIGNAL BY NET LIST IN CONSIDERATION OF TERMINAL WIRING IN MACRO - 特許庁

特にＳＯＩ回路の、多入力回路、マクロまたはチップの回路設計に関するコンピュータ・プログラム・プロダクト方法を提供すること。例文帳に追加

To provide a computer program product concerning to design of the multi-input circuit, macro or chip, especially of an SOI circuit. - 特許庁

好ましい実施形態では、能動回路は、後続段階の設計中に、マクロの再配置されたホワイトスペースの中に配置される。例文帳に追加

In a preferred embodiment, the active circuit is positioned in a white space in a rearranged macro during design of a subsequent stage. - 特許庁

設計が容易であり、かつ必要とする複数の機能を備えた回路を実現できるマクロセル回路を提供すること。例文帳に追加

To provide a macrocell circuit capable of realizing a circuit which is easy to design and includes a plurality of required functions. - 特許庁

好ましくは、回路は、合成されたコアまたはマクロとして設計されたディジタル・コントローラとして具体化される。例文帳に追加

Preferably, the circuit is embodied as a digital controller, which is designed as a synthesized core or macro. - 特許庁

電源遮断機能付きで記憶容量の増減変更を伴う設計が容易なＳＲＡＭマクロを有する半導体装置を提供する。例文帳に追加

To provide a semiconductor device having an SRAM macro with a power supply interruption function in which the design accompanied by an increase or decrease of storage capacity is facilitated. - 特許庁