「極浅接合」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

極浅接合（ＵＳＪ）構造の電気活性ドーパント密度プロファイルを判定する方法例文帳に追加

METHOD FOR DETERMINING ELECTRICALLY ACTIVE DOPANT DENSITY PROFILE IN ULTRA-SHALLOW JUNCTION (USJ) STRUCTURE - 特許庁

２次欠陥部と、空乏層との接触によるリーク電流を抑えつつ、極浅接合を実現する。例文帳に追加

To realize very shallow junction while restraining a leakage current by contact of a secondary defective portion with a depletion layer. - 特許庁

極浅接合の深さが精密制御された半導体装置およびその製造方法を提供する。例文帳に追加

To provide a semiconductor device in which the depth of extremely shallow junction is controlled precisely, and to provide a method for manufacturing the same. - 特許庁

極浅接合の形成に際し、多数のレーザ光源を用いることなく、イオンが打ち込まれた部分の結晶性を回復し且つ接合深さを浅くするのに必要十分なアニール時間を得る。例文帳に追加

To obtain the annealing time sufficient for recovering crystallinity of a part where ions are implanted and reducing the junction depth, without having to use many laser light sources, when forming a very shallow junction. - 特許庁

ドーパントの過渡的増速拡散を、実質的に排除した、極浅い接合を有するＣＭＯＳデバイスを作製する方法を提供する。例文帳に追加

To provide a method for manufacturing a CMOS device that substantially eliminates increased transient speed diffusion in a dopant, and has an extremely shallow junction. - 特許庁

接合深さに起因する特性のバラツキを抑制可能な、極浅不純物拡散領域を有する半導体装置の製造方法を提供する。例文帳に追加

To provide a manufacturing method of a semiconductor device capable of restricting variations of characteristics caused by a junction depth and having an extremely shallow impurity diffusion region. - 特許庁

ＭＯＳＦＥＴにショットキー接合を内蔵させるときに、ショットキー接合はＭＯＳＦＥＴのｐボディ領域６とゲート電極１０と隔てられた場所に配置し、ショットキー接合の端部をｐ型の浅い接合によって囲まれるようにする。例文帳に追加

When incorporating a Schottky junction into a MOSFET, the Schottky junction is positioned at a place distant from a p-body region 6 and a gate electrode 10 of the MOSFET so that the ends of the Schottky junction are surrounded by p-type shallow junctions. - 特許庁

ゲート電極の空乏化や、ゲート絶縁膜の信頼性低下を招くことなく、極浅い接合を有する不純物拡散層を形成することができる半導体装置の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device which can form an impurity diffusion layer having an ultra-shallow junction without causing the depletion of a gate electrode and deterioration in the reliability of a gate insulating film. - 特許庁

極性によって最適な結晶面にそれぞれのチャネル面を形成し、浅いソース・ドレイン接合位置を保ちつつソース・ドレイン電極上部がシリサイド化されたＭＯＳ型半導体装置において、接合リークを低く抑えて素子動作の高速化をはかる。例文帳に追加

To achieve speed-up of element performance by reducing junction leak in a MOS semiconductor device whose upper portion of a source-drain electrode is formed into silicide, while forming each channel surface in the optimal crystal face according to the polarity and maintaining a shallow source-drain junction position. - 特許庁

パルス波形を最適化したレーザパルスを半導体基板表面に照射することにより、結晶欠陥のなく電気的に活性な層である低抵抗の極浅接合を得る。例文帳に追加

To provide ultra shallow junction having a low resistance, which is an electrically active layer, without crystal defects by having a semiconductor substrate surface irradiated with a laser pulse obtained by optimizing the pulse waveform. - 特許庁

エミッタポリシリコン電極からの不純物拡散によってエミッタ拡散層を形成するバイポーラトランジスタの製造方法において、エミッタベースの浅接合を実現した状態でトランジスタの寄生抵抗を低減させる。例文帳に追加

To reduce a transistor in parasitic resistance in a state of realizing shallow junction of an emitter base, in a method of manufacturing a bipolar transistor whose emitter diffusion layer is formed by diffusing impurities from an emitter polysilicon electrode. - 特許庁

そして、ゲート電極１５ａ直下の半導体基板１１に両側をＰ型ソース・ドレイン領域１６ａに挟まれ、相対的に接合深さの浅いＮ型しきい値制御拡散層１７ａが形成されている。例文帳に追加

Then, an n-type threshold control diffusion layer 17a having a relatively shallow junction while both sides are held by p-type source/drain regions 16a is formed on the semiconductor substrate 11 directly below the gate electrode 15a. - 特許庁

電界効果型トランジスタにおいて、ゲート電極の空乏化による駆動能力の低下を防止しつつソース−ドレインの浅い接合を実現して短チャネル効果を抑制する。例文帳に追加

To suppress short channel effect in a field effect type transistor by preventing the reduction of driving capacity due to depletion of gate electrode and realizing a shallow junction between source and drain. - 特許庁

好ましい製造工程の制御と、素子の信頼性とが得られ、イオン打ち込みによる欠陥を抑制するナノサイズ極浅接合面の製造方法を提供する。例文帳に追加

To provide a method of manufacturing an ultra shallow junction surface of nano size capable of obtaining a control of preferable manufacturing process and a reliability of an element and inhibiting the defective due to implantation of an ion. - 特許庁

本願発明の第１の課題は、ゲート電極下のソース・ドレイン接合領域の浅接合化と当該領域の低抵抗化とを合わせて実現したゲート絶縁型電界効果型トランジスタを提供することである。例文帳に追加

To provide a gate insulating field effect transistor where a source/ drain junction area below a gate electrode is made to be shallow and the resistance of the area is made to be low, and to provide a fine complementary gate insulating field effect transistor whose current is large and whose high speed operation is realized. - 特許庁

不揮発性メモリ素子において、電極としてＴｉ等の浅い仕事関数又は小さな電気陰性度を有する導電体とヘテロ接合を構成する材料として、Ｌａ_２ＣｕＯ_４のような希土類の１種と銅と酸素からなる希土類−銅の酸化物とすることによって解決される。例文帳に追加

An rare earth copper oxide made from oxygen, copper, and one kind of rare earth such as La_2CuO_4 is employed as the material constituting hetero junction with such conductor having a low work function or electrical negativity such as Ti, as an electrode. - 特許庁

これにより、極端に浅くドーピングされてそのｐ−ｎ接合部位で量子拘束効果により発光を起こるドーピング領域を備え、特定波長帯域の光のみを共振させる共振器構造が付加されているので、効率に優れ、かつ波長選択性が大きく向上される。例文帳に追加

Since a region, doped very lightly and emitting light at a p-n junction through quantum restraint effect, is provided and a structure resonating only with light in a specified wavelength band is added, superior efficiency is attained, while significantly enhancing wavelength selectivity. - 特許庁

機械的強度を維持する為の基盤に予め浅く穿孔し、当該基板上に、溶融微粉化シリコンにＰ型及びＮ型伝導性を付与してマスクを介して噴射し、ＰＮ接合を形成した後、活性工程、電極形成工程を組み合わせて作成された、太陽電池。例文帳に追加

The solar battery is manufactured by shallowly boring a substrate for maintaining mechanical strength beforehand, injecting melt pulverized silicon having P-type and N-type conductivity through a mask on the substrate, after forming a PN-junction, and combining an activating process and an electrode forming process. - 特許庁

この転送電極構造により、ＣＣＤチャネル領域中央よりも境界近傍のＣＣＤチャネル領域においてチャネル電位を深めるように電界が掛かり、接合界面近傍のＣＣＤチャネル領域のチャネル電位を浅くしようとする作用を抑える。例文帳に追加

Thanks to such a structure of transfer electrode, an electric field is applied to deepen a channel potential in the CCD channel area adjacent to the interface than the center of the CCD channel area, which suppresses an acting to shallow the channel potential of the CCD channel area adjacent to the joint boundary. - 特許庁

燃料電池１０は、膜電極接合体２１に当接するカソードセパレータ２２のリブ７０およびアノードセパレータ２３のリブ８０上のシール材６０の配置位置に対応する押圧領域ＰＡに、押圧力低減手段としてのリブ高さが低い浅リブ部７１、８１を備えている。例文帳に追加

The fuel cell 10 includes shallow ribs 71, 81 with low rib heights as a thrust reduction means in a pushing region PA corresponding to the arranged position of a seal material 60 on the rib 70 of a cathode separator 22 and the rib 80 of the anode separator 23 brought into contact with a film electrode junction 21. - 特許庁

更にＳｉに対し減衰深さが深く、従ってＳｉ自身が直接加熱され難い波長のレーザー光を用い、該レーザー光において、減衰深さの浅い金属膜を該コンタクト領域にのみ選択的に配置することによりＳｉを間接的に選択局所加熱し、拡散層のイオン注入非晶質領域のみを液相化することにより極浅矩形高濃度不純物分布のソース・ドレイン接合の形成を可能とした。例文帳に追加

The source drain junction of the extremely shallow rectangular high concentration impurity distribution is formed by liquidifying only the ion implantation amorphous region of the diffusing layer using the laser beam, in the wavelength which ensures deep attenuation for Si and makes difficult the direct heating of the Si itself and selectively and locally heating in direct the Si, by selectively allocating a metal film of shallow attenuation depth for the laser beam only to the contact region. - 特許庁

ゲート電極１７ａの側周壁及びゲート絶縁膜端部をライナ絶縁膜１８で覆うことによって、製造工程において受けるゲート絶縁膜及び半導体基体の損傷を抑制し、かつ、ソース及びドレイン領域２０を形成した後、エクステンション領域２１を形成することによって、エクステンション領域２１の接合深さを比較的浅くする。例文帳に追加

A liner insulation film 18 covers a side circumferential wall of a gate electrode 17a and the end of a gate insulation film to suppress damages to the gate insulation film and a semiconductor substrate caused in the manufacturing process, and a source and drain region 20 is formed and thereafter the extension region 21 is formed to make the joining depth of the extension region 21 comparatively shallow. - 特許庁

化合物半導体を用いた半導体装置において、イオン注入を用いることなく極めて容易にソース／ドレイン（の少なくとも一方）を浅い接合深さに形成し、ゲート長を短縮して素子の微細化を図る際にショートチャネル効果の発生を抑止するデバイス特性に優れた半導体装置を実現する。例文帳に追加

To achieve a semiconductor device with improved device characteristics by extremely easily forming (at least either of) a source/a drain at a shallow junction depth without using ion implantation, and inhibiting the generation of short-channel effect when making fin an element by reducing a gate length in a semiconductor device using a compound semiconductor. - 特許庁