「CMOS LSI」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In the feedback type oscillation circuit wherein an oscillator 14 such as a quartz oscillator or a ceramic oscillator, etc., is combined with an amplifier circuit 10 such as a CMOS inverter, etc., within the LSI, the gain of the amplifier circuit is raised until the oscillating waveform is stabilized after the power supply voltage is turned on, and the gain of the amplifier circuit is lowered after the oscillation is stabilized.例文帳に追加

水晶振動子またはセラミック振動子等の振動子14とLSI 内部のCMOSインバータ等の増幅回路10を組合わせた帰還型の発振回路において、電源電圧が投入されて発振波形が安定されるまでの間は増幅回路の利得を上げ、発振が安定してからは増幅回路の利得を下げる。 - 特許庁

To enhance the general-purpose performance of a device for converting ATM cell format where even an LSI by CMOS or Bi-CMOS process can process ATM cells of a high speed data stream and a bus width in 32-bit well compatible with a CPU can be adopted.例文帳に追加

ＣＭＯＳやＢｉ−ＣＭＯＳプロセスのＬＳＩでも高速データストリームのＡＴＭセル処理が可能とするとともに、ＣＰＵとの整合性のよい３２ビットのバス幅を有することを可能とし、汎用性を高める。 - 特許庁

To realize a CMIS type semiconductor nonvolatile storage circuit by using only a fundamental structure circuit which is generally used in a logic LSI according to CMOS process.例文帳に追加

ＣＭＯＳプロセスによるロジックＬＳＩにおいて一般に用いられる基本的構成回路のみを用いてＣＭＩＳ型半導体不揮発記憶回路を実現する。 - 特許庁

To reduce the time of for the overall write operation cycle, including reading and erasure, and enhance affinity with a CMOS process for facilitating realization of a low-cost memory hybrid system LSI.例文帳に追加

読み出し，消去を含めた書き込み動作サイクル全体の時間が短く、ＣＭＯＳプロセスとの親和性が高くして、低コストのメモリ混載システムＬＳＩの実現を容易にする。 - 特許庁

To obtain an inverter circuit with low power consumption and low noise level by realizing a high-speed operation with a small amplitude for a CMOS LSI with high performance operated at a high speed, and to provide the inverter buffer.例文帳に追加

高速高性能なＣＭＯＳ ＬＳＩにおいて、小振幅、高速動作を実現し、低消費電力、低ノイズなインバータ回路とインバータバッファを提供する。 - 特許庁

When a face detection LSI 5 for detecting a face from an image taken by a CMOS sensor 4 detects a face from the image taken by the CMOS sensor 4, a host computer and a DSP 3 are made to return from a low current consumption mode.例文帳に追加

ＣＭＯＳセンサ４が撮影した画像から顔を検出する顔検出ＬＳＩ５が、ＣＭＯＳセンサ４が撮影した画像から顔を検出した場合は、ホストコンピュータ及びＤＳＰ３に対して低消費電流モードから復帰させる。 - 特許庁

To provide a semiconductor device which has good conformity with an LSI process when MEMS devices and CMOS LSIs are mixedly mounted on the same substrate, and which can suppress the effects of moisture, heat, etc. generated from LSI regions on the MEMS devices.例文帳に追加

ＭＥＭＳデバイスをＣＭＯＳ ＬＳＩと同一基板上に混載する点において、ＬＳＩプロセスと整合性良く、またＬＳＩ領域から発生する水分、熱などのＭＥＭＳデバイスへの影響を抑制することができる半導体装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of operating a CMOS logic circuit at high speed by a small switch and capable of effectively reducing a sub-threshold leakage current, and to provide an LSI system.例文帳に追加

ＣＭＯＳ論理回路を小さいスイッチで高速動作させることができ、サブスレッショルドリーク電流を効果的に低減可能な半導体集積回路及びＬＳＩシステムを提供すること。 - 特許庁

To realize high speed transmission in a CMOS LSI by reducing the phase difference among a plurality of data by a correction circuit consisting of a fixed pattern generating means, a variable delaying means and a simple digital circuit.例文帳に追加

複数データの位相を、固定パターン発生手段と、可変可能な遅延手段と、簡易なディジタル回路で構成する補正回路によりデータ間の位相差を低減することで、ＣＭＯＳ ＬＳＩにおける高速伝送を実現する。 - 特許庁

To reduce the loss of a processor processing time due to the frequent generation of switching in a power control method for reducing the power consumption of a CMOS-LSI circuit by dynamically switching a power supply voltage and a clock frequency during operation.例文帳に追加

電源電圧及びクロック周波数を動作中に動的に切換えることにより、ＣＭＯＳ−ＬＳＩ回路の消費電力を抑制する電力制御方法において、切換えが頻発することによるプロセッサ処理時間の損失を抑制する。 - 特許庁

By constructing the signal processing LSI with a CMOS and the drive circuit of a light-transmitting and receiving element with a Si-Ge transistor circuit, a band of a modulated signal can be expanded, thus enabling improvement in light signal inputting and outputting performance.例文帳に追加

信号処理ＬＳＩをＣＭＯＳで構成し、光送受信素子の駆動回路をＳｉ−Ｇｅトランジスタ回路にて構成することにより、変調信号帯域を拡大でき装置からの光信号入出力性能を拡大することができる。 - 特許庁

A plurality of delay generating units 12 constituted of a CMOS circuit LSI are driven by means of reference clocks REFCK with mutually different phases, and current flowing through a power source is let flow at different timing, so that a current having a large sudden peak value is prevented from flowing through a power source line.例文帳に追加

ＣＭＯＳ回路のＬＳＩで構成された複数の遅延発生部１２を互いに異なる位相の基準クロックＲＥＦＣＫで駆動し、電源に流れる電流を異なるタイミングで流れるように構成し、電源ラインに突頭値が大きい電流が流れないようにした。 - 特許庁

As an embodiment of a CMOS or CMIS (Complementary Metal Insulator Semiconductor) type LSI, an effective gate length is made to be long by curving gate electrode shapes of both sides of a P-channel FET and an N-channel FET, constituting some logic gates, in a planar manner by using proximity effect.例文帳に追加

本願の一つの発明は、ＣＭＯＳまたはＣＭＩＳ型ＬＳＩにおいて、一部の論理ゲートを構成するＰチャネルＦＥＴおよびＮチャネルＦＥＴの両側のゲート電極形状を近接効果を利用して平面的に湾曲させることによって、実効的なゲート長を長くするものである。 - 特許庁