「CPLD」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Further research is needed to assess whether CPLDs are useful for DES key search. 例文帳に追加

CPLDがDES鍵探索に使えるかどうかを評価するには、さらなる研究が必要となる。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

The system is realized by providing a control loop, and an actuator for the control loop having an apparatus (CPLD; complex programmable logic device) for a complex programmable logic.例文帳に追加

上述の課題は本発明により制御ループと、複雑なプログラマブルロジックのための装置（CPLD; complex programmable logic device）を有する、前記の制御ループに対するアクチュエータとが設けられることで解決される。 - 特許庁

The CPLD 12 writes the whole measurement data to be inputted from the A/D converter 11 into a memory 13.例文帳に追加

ＣＰＬＤ１２は、Ａ／Ｄコンバータ１１から入力されるすべての測定データをメモリ１３に書き込む。 - 特許庁

The CPLD 12 writes all the measured data inputted from the A/D converter 11 in a memory 13.例文帳に追加

ＣＰＬＤ１２は、Ａ／Ｄコンバータ１１から入力されるすべての測定データをメモリ１３に書き込む。 - 特許庁

The FPGA 14 writes the data written in the internal register 142, into an internal register 132 of the CPLD 13.例文帳に追加

ＦＰＧＡ１４は、内部レジスタ１４２に書込まれたデータをＣＰＬＤ１３の内部レジスタ１３２に書込む。 - 特許庁

The CPLD 13 writes the data written in the internal register 131, into an internal register 141 of the FPGA 14.例文帳に追加

ＣＰＬＤ１３は、内部レジスタ１３１に書込まれたデータをＦＰＧＡ１４の内部レジスタ１４１へ書込む。 - 特許庁

The CPU 11 writes data in an internal register 131 of the CPLD 13 at optional timing and then clears the data.例文帳に追加

ＣＰＵ１１は、任意のタイミングでＣＰＬＤ１３の内部レジスタ１３１にデータを書込んだ後、そのデータをクリアする。 - 特許庁

The response control unit N_i3 sends a CplD having a Tag ID with a predetermined value to the node N1, which is the sender of the write command.例文帳に追加

レスポンス制御部Ｎ_ｉ３は、所定値のTag ＩＤを有するCplＤをライト命令の送信元であるノードＮ１に送信する。 - 特許庁

The CPU 11 reads data at optional timing from the internal register 132 of the CPLD 13 to acquire the result of write processing performed by itself.例文帳に追加

ＣＰＵ１１は、ＣＰＬＤ１３の内部レジスタ１３２から任意のタイミングでデータを読出し、自身が行った書込み処理の結果を取得する。 - 特許庁

The processing part 3 is composed of such PLDs as FPGA and CPLD that can realize logic operations (logical operation or the like) by programming desired functions.例文帳に追加

所望の機能をプログラムすることでロジック動作（論理演算等）を実現できるＦＰＧＡやＣＰＬＤなどのＰＬＤで演算処理部３を構成している。 - 特許庁

To provide a circuit board and a board function managing method capable of easily grasping attitude information of a logic circuit in a FPGA or a CPLD.例文帳に追加

ＦＰＧＡまたはＣＰＬＤ内の論理回路の属性情報を容易に把握できるようにする回路基板および基板機能管理方法を提供する。 - 特許庁

In the first mode, a CPU 14 supplies all measured data inputted through an A/D converter 11 and CPLD 12 to a Bluetooth radio communication module 15.例文帳に追加

第１モードでは、ＣＰＵ１４は、Ａ／Ｄコンバータ１１、ＣＰＬＤ１２を介して入力された測定データをすべてブルートゥース無線通信モジュール１５に供給する。 - 特許庁

A revision managing circuit 284 for outputting revision information is written into the interior of the FPGA or the CPLD etc., to be connected to an LED 242 provided on an identical circuit board.例文帳に追加

ＦＰＧＡまたはＣＰＬＤ等の内部に、レビジョン情報を出力するレビジョン管理回路２８４を書き込み、同一の回路基板上に設けられたＬＥＤ２４２と接続させる。 - 特許庁

To enable to change control contents described in memories of a microprocessor, an FPGA and a CPLD that are used as component elements of a scanning electron microscope, without moving from the development base of a manufacturer or a service center.例文帳に追加

走査電子顕微鏡の構成要素として用いられるマイクロプロセッサ，ＦＰＧＡ，ＣＰＬＤのメモリに記述されている制御内容を、メーカの開発拠点・サービスセンタに居ながらにして変更する。 - 特許庁

For attackers who lack the resources to design a chip and build such a machine, there are programmable forms of hardware such as FPGAs and CPLDs which can search the DES key space much faster than is possible using software on PCs and workstations. 例文帳に追加

チップを設計してこうしたマシンをつくるだけのリソースがない攻撃者の場合にも、FPGAやCPLDなどのプログラム可能なハードウェアを使えば、PCやワークステーション上のソフトでやるよりもDES鍵空間をずっと高速に探索できる。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

To provide an electronic component mounting structure in which wiring can be changed by using a jumper wire etc., even after a printed substrate is manufactured in a CPLD device and an FPGA device mounted on the printed substrate when the devices have the shape of a BGA-type package.例文帳に追加

プリント基板に搭載後のＣＰＬＤデバイス及びＦＰＧＡデバイスに於いて、デバイスの形状がＢＧＡタイプのパッケージの場合に、プリント基板作成後からでも、ジャンパー線等を使用して、配線の変更ができる様にする。 - 特許庁

In a step S5, an HDL program constituted of VHDL or the like is obtained based on the correspondence indicated in the steps S3 and S4, and a hardware-like programmable integrated circuit such as a CPLD or an FPGA is programmed based on the HDL program in a step S6.例文帳に追加

その後、ステップＳ５で、ステップＳ３，Ｓ４で示した対応づけに基づきＶＨＤＬ等によるＨＤＬプログラムを得て、ステップＳ６でＨＤＬプログラムに基づきＣＰＬＤやＦＰＧＡ等のハードウェア的プログラム可能な集積回路に対するプログラミングを行う。 - 特許庁

In the FPGA design system to be used for development of the FPGA and the CPLD, a means is provided to display circuit structure of a path in which a specified cell or a net is included while making circuit structure of the design data correspond to circuit structure after arrangement and wiring.例文帳に追加

ＦＰＧＡやＣＰＬＤの開発に使用されるＦＰＧＡ設計システムにおいて、指定されたセルまたはネットが含まれるパスの回路構成を、配置配線後の回路構成に設計データの回路構成を対応させて表示する手段を設ける。 - 特許庁

At the time of recovering from a power saving mode according to the input of a restoration signal, any uncertain signal generated under an intermediate potential whose voltage is gradually increasing is canceled by masking a CPLD for controlling power saving at the time of supplying a power to a device whose power supply is interrupted.例文帳に追加

節電モードから復帰信号の入力によって復帰させる場合に、電力の供給が遮断されていたデバイスに電力を供給する際、徐々に電圧が上がっていく中間電位下で発生する不確定な信号を節電制御用ＣＰＬＤにマスキングを施すことで、これをキャンセルする。 - 特許庁