「Cell Array」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

Furthermore, the sense amplifier of a first bit line couple is arranged on one side of a cell array and the sense amplifier of a second bit line couple is arranged on the other side of the cell array.例文帳に追加

更に、第１のビット線対のセンスアンプがセルアレイの一方側に配置され、第２のビット線対のセンスアンプがセルアレイの他方側に配置される。 - 特許庁

NONVOLATILE MEMORY CELL ARRAY HAVING COMMON DRAIN LINE AND METHOD OF OPERATING THE SAME例文帳に追加

共通のドレインラインを備える不揮発性メモリセルアレイ及びその動作方法 - 特許庁

The steps are each repeatedly executed to fabricate N levels of memory cell array.例文帳に追加

各工程はＮ段のメモリセルアレイを製造するために繰り返し行われる。 - 特許庁

To provide a customizable function cell array having a high density, high driving capacity.例文帳に追加

カスタム化が可能な高密度、高駆動能力の機能セルアレイを提供する。 - 特許庁

A surface cover material 1 is arranged on the surface of a solar cell array, and a rear-surface protective film 6 is arranged on the rear surface of the solar cell array.例文帳に追加

太陽電池セルアレイの表面側には表面カバー材１が配置され、太陽電池セルアレイの裏面側には裏面保護フィルム６が配置されている。 - 特許庁

A data buffer 5 shared by the first and second cell array groups A1 and A2 is formed in each cell array group with a layout pitch P that is two times larger than that of the transfer switch 6.例文帳に追加

各セルアレイ群には、第１及び第２セルアレイ群A1，A2が共有するデータバッファ５がトランスファ・スイッチ６の２倍のレイアウトピッチＰで形成されている。 - 特許庁

The semiconductor layer 12 and the multiple control gates CG11-CG17 constitute a memory cell array.例文帳に追加

半導体層12及び複数のコントロールゲートCG11〜CG17は、メモリセルアレイを構成する。 - 特許庁

The method and apparatus for mounting a solar cell array on a roof of a house or the like uses a pan for mounting the solar cell modules constituting the array.例文帳に追加

アレイを構成する太陽電池モジュールの取付けに受皿を使用する、住宅などの屋根上に太陽電池アレイを取り付ける方法及び装置である。 - 特許庁

At least one end of the first write line passes through the upper end or the lower end of the memory cell array, while the other end passes through the left or right end of the memory cell array.例文帳に追加

少なくとも１つの第１書き込み線の一端はメモリセルアレイの上端または下端を通り、他端はメモリセルアレイの左端または右端を通る。 - 特許庁

Moreover, the memory cell array has a double bit line and a double word line structure, and the redundant memory cell array has a single bit line and a single word line structure.例文帳に追加

又、メモリセルアレイは２重ビット線及び２重ワード線構造を有し、冗長メモリセルアレイは１重ビット線及び１重ワード線構造を有する。 - 特許庁

The semiconductor element is equipped with a semiconductor substrate having a cell array region and an interlayer dielectric film covering the substrate having the cell array region.例文帳に追加

前記半導体素子はセルアレイ領域を有する半導体基板及び前記セルアレイ領域を有する基板を覆う層間絶縁膜を具備する。 - 特許庁

A data input and output circuit inputs data to memory cell array or outputs the data from the memory cell array continuously, in synchronization with the strobe signal.例文帳に追加

データ入出力回路は、ストローブ信号に同期して、メモリセルアレイへのデータを連続して入力またはメモリセルアレイからのデータを連続して出力する。 - 特許庁

A memory cell array 50 is provided with a regular memory cell array divided into plural memory mats 55, a row redundant circuit 70, and a column redundant circuit 80.例文帳に追加

メモリセルアレイ５０は、複数のメモリマット５５に分割される正規メモリセルアレイとロウ冗長回路７０およびコラム冗長回路８０とを備える。 - 特許庁

The semiconductor device includes a memory cell array, and a sense amplifier zone.例文帳に追加

本発明による半導体装置は、メモリセルアレイと、センスアンプ帯とを備える。 - 特許庁

The semiconductor memory includes a memory cell array and an input circuit which receives an input signal supplied from the outside to be stored in the memory cell array.例文帳に追加

半導体メモリは、メモリセルアレイと、メモリセルアレイに格納するために外部から供給される入力信号を入力する入力回路とを備えている。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE HAVING SIGNAL LINE ARRANGED TO RUN ACROSS CELL ARRAY例文帳に追加

セルアレイを横切って配線された信号ラインを有する半導体メモリ装置 - 特許庁

The semiconductor storage device includes an antifuse 53, a memory cell array 11 including memory cells, and a peripheral circuit for accessing the memory cell array 11.例文帳に追加

本発明による半導体記憶装置は、アンチヒューズ５３と、メモリセルを含むメモリセルアレイ１１と、メモリセルアレイ１１にアクセスするための周辺回路とを具備する。 - 特許庁

The memory cell array 2 is provided with a plurality of memory cells arrayed in a matrix.例文帳に追加

メモリセルアレイ２は、行列状に配列された複数のメモリセルを有する。 - 特許庁

Specially, a driving part divides the C-MOS switch array 13 and CCD cell array 10 in two dimensions into the upper and lower parts based upon the center position of the C-MOS switch array 13 and independently drives an upper CCD cell array 10A, a lower C-MOS switch array 13B, and a lower CCD cell array 10B.例文帳に追加

特に駆動部がＣ−ＭＯＳスイッチアレイ１３およびＣＣＤセルアレイ１０をＣ−ＭＯＳスイッチアレイ１３の中央位置を基準として平面的に上部および下部に分割し、上部Ｃ−ＭＯＳスイッチアレイ１３Ａ、上部ＣＣＤセルアレイ１０Ａ、下部Ｃ−ＭＯＳスイッチアレイ１３Ｂ、および下部ＣＣＤセルアレイ１０Ｂを独立に駆動する。 - 特許庁

To provide a cell stack and a fuel battery module, for raising a temperature of a fuel battery cell at an end part in a cell array direction.例文帳に追加

セル配列方向の端部における燃料電池セルの温度を上昇できるセルスタックおよび燃料電池モジュールを提供する。 - 特許庁

WIRE SUPPORT AND DIRECTION DECIDING MEMBER, SOLAR CELL MODULE, SOLAR CELL ARRAY, PHOTOVOLTAIC POWER GENERATION APPARATUS AND INSTALLATION METHOD FOR SOLAR CELL MODULE例文帳に追加

電線支持・方向決定部材、太陽電池モジュール、太陽電池アレイ、太陽光発電装置および太陽電池モジュールの設置方法 - 特許庁

EMBEDDED BIT LINE TYPE NONVOLATILE FLOATING GATE MEMORY CELL HAVING INDEPENDENTLY CONTROLLABLE CONTROL GATE IN TRENCH, ARRAY OF CELL, AND METHOD FOR MANUFACTURING CELL例文帳に追加

トレンチ内に独立制御可能な制御ゲートを有する埋込ビット線型不揮発性浮遊ゲートメモリセル、そのアレイ、及び製造方法 - 特許庁

The CAM cell uses a (p)-channel transistor as an access transistor for the SRAM cell, to improve efficiency of layout of a cell array.例文帳に追加

ＣＡＭセルは、セルアレイのレイアウトの効率を向上させるためにＳＲＡＭセルに対するアクセストランジスタとしてｐチャネルトランジスタを用いる。 - 特許庁

The method for manufacturing solar cell system according to the present embodiment includes: a process for placing the solar cell array on a foundation; a process for conveying the solar cell array to an attachment position with the conveyance mechanism; a process for removing the conveyance mechanism from the solar cell array; and a process for fixing the solar cell array with the conveyance mechanism removed on a foundation anchor bolt.例文帳に追加

本実施形態の太陽電池システムの製造方法は太陽電池アレイを基礎の上に載置する工程と、太陽電池アレイを搬送機構により取り付け位置に搬送する工程と、搬送機構を太陽電池アレイから取り外す工程と、搬送機構が取り外された太陽電池アレイを基礎のアンカーボルトに固定する工程と、を含む。 - 特許庁

A nonvolatile semiconductor storage device 100 includes a normal memory cell array 120 having a plurality of nonvolatile memories, redundant memory cell arrays 132 to 138 respectively having a plurality of nonvolatile memory cells for relieving a defective memory cell in the normal memory cell array 120, and a redundant memory cell array selection circuit 140 for selecting at least one redundant memory cell array among the redundant memory cell arrays 132 to 138.例文帳に追加

不揮発性半導体記憶装置１００は、複数の不揮発性メモリーを有する正規メモリーセルアレイ１２０と、それぞれが正規メモリーセルアレイ１２０内の不良メモリーセルを救済するための複数の不揮発性メモリーセルを有する冗長メモリーセルアレイ１３２〜１３８と、冗長メモリーセルアレイ１３２〜１３８のうち少なくとも１つの冗長メモリーセルアレイを選択する冗長メモリーセルアレイ選択回路１４０とを含む。 - 特許庁

In addition, the first and second memory cell arrays are arranged facing each other in a column direction, the second memory cell 102 has a larger area than the first memory cell 101, and the area of the first memory cell array 201 is two or more times the area of the second memory cell array 202.例文帳に追加

また、第１及び第２のメモリセルアレイは、互いに列方向に対向配置され、第２のメモリセル１０２は第１のメモリセル１０１よりも面積が大きく、第１のメモリセルアレイ２０１は第２のメモリセルアレイ２０２の２倍以上の面積である。 - 特許庁

A memory chip 10 has a memory cell array 11 including a plurality of cell array areas 11a-11d for storing data, and a data register 13 including a plurality of data register areas 13a-13d corresponding respectively to the cell array areas 11a-11b for temporarily storing data of the memory cell array 11.例文帳に追加

メモリチップ１０は、複数のセルアレイエリア１１ａ乃至セルアレイエリア１１ｄを有してデータを記憶するメモリセルアレイ１１と、セルアレイエリア１１ａ乃至セルアレイエリア１１ｄと１対１で対応する複数のデータレジスタエリア１３ａ乃至データレジスタエリア１３ｄを有してメモリセルアレイ１１のデータを一時記憶するデータレジスタ１３とを備える。 - 特許庁

This semiconductor memory device is provided with a memory cell array having a plurality of cell array blocks each constituted of a plurality of memory cells, and a memory plane setting part for dynamically dividing the memory cell array into a plurality of memory planes each having one or more cell array block and having independent data access operation modes.例文帳に追加

半導体メモリ装置において、複数のメモリセルからなるセルアレイブロックを複数個有するメモリセルアレイと、印加される命令に応じて前記メモリセルアレイを、それぞれ一つ以上のセルアレイブロックからなりそれぞれ独立的なデータアクセス動作モードを有する複数のメモリプレーンに動作的に分割するためのメモリプレーン設定部と、を備える。 - 特許庁

To provide a photovoltaic power generation system having peripheral equipment disposed near a solar cell array irrespective of the installation method of the solar cell array, with a suppressed peripheral equipment height for use in a photovoltaic power generation array.例文帳に追加

太陽電発電アレイに用いる周辺機器の高さを抑え、太陽電池アレイの設置方法にかかわらず、太陽電池アレイ付近に周辺機器が配置された太陽光発電システムを実現する。 - 特許庁

A main body cell MC of a memory cell array 1 is connected to the sense node SN of a comparator 31 through a bit line BL.例文帳に追加

メモリセルアレイ１の本体セルＭＣは、ビット線ＢＬを介して比較器３１のセンスノードＳＮに接続される。 - 特許庁

The memory cell array in the semiconductor storage system is configured so that 3-bit information can be stored in one memory cell MC.例文帳に追加

メモリセルアレイは、１つのメモリセルＭＣ中に３ビットの情報を記憶することが可能に構成されている。 - 特許庁

The bit line BL is connected to the drain region of a memory cell which constitutes an NOR cell array (not shown).例文帳に追加

ビット線ＢＬは図示しないＮＯＲ型セルアレイを構成するメモリセルのドレイン領域に接続されている。 - 特許庁

The input/output circuit band 13 inputs and outputs selectively data in/from the memory cell array 11 and the memory cell 12.例文帳に追加

入出力回路帯１３は、メモリセルアレイ１１とメモリセルアレイ１２とに選択的にデータを入出力する。 - 特許庁

NONVOLATILE MEMORY CELL WITH TRENCH HAVING FIRST PART DEEPER THAN SECOND PART, ARRAY OF MEMORY CELL AND MANUFACTURING METHOD THEREOF例文帳に追加

第２の部分より深い第１の部分を有するトレンチの不揮発性メモリセル、そのメモリセルのアレイ及び製造方法 - 特許庁

It is preferable to further comprise a solar cell panel array 10 including a plurality of solar cell panels 10a.例文帳に追加

複数の太陽電池パネル１０ａを有する太陽電池パネルアレイ１０を更に具備することが好ましい。 - 特許庁

To provide a memory array write-in port which can write data in an array of a memory cell two times in each clock cycle.例文帳に追加

各クロックサイクルにおいて、メモリセルのアレイにデータを２回書き込むことができるメモリアレイ書き込みポートを提供する。 - 特許庁

Due to this array structure, the dimension in the row direction of the memory cell array can be reduced, remarkably reducing the area thereof.例文帳に追加

このアレイ構造により、メモリセルアレイの行方向寸法が縮小され、面積を大幅に縮小することができる。 - 特許庁

For example, a sense amplifier 12 reads cell data stored in a data cell MCa of a memory cell array 11 and parity data stored in a parity cell MCb in a page unit.例文帳に追加

たとえば、メモリセルアレイ１１のデータセルＭＣａに記憶されたセルデータ、および、パリティセルＭＣｂに記憶されたパリティデータを、センスアンプ１２によってページ単位で読み出す。 - 特許庁

Next, data check of the memory cell array 30 is performed and an abnormal/normal state is discriminated.例文帳に追加

次に、メモリセルアレイ３０のデータチェックを行って異常の有無を判定する。 - 特許庁

A device based on a memory cell, an array structure, and its manufacturing method are also provided.例文帳に追加

さらに、メモリセルおよびアレイ構造に基づく装置およびその製造方法。 - 特許庁

A memory cell array 3 has a plurality of districts containing a plurality of physical blocks.例文帳に追加

メモリセルアレイ3は、複数の物理ブロックを含む複数のディストリクトを有している。 - 特許庁

To provide technology to prevent data read speed from a memory cell array from being restricted.例文帳に追加

メモリセルアレイからのデータ読み出し速度が律速されない技術を提供する。 - 特許庁

To establish a reference signal for a memory cell of a MRAM array having high reliability.例文帳に追加

MRAMアレイのメモリセルのための信頼性の高い基準信号を確立すること。 - 特許庁

This device comprises a memory cell array 1 consisting of a plurality of sub-arrays and a control circuit 5.例文帳に追加

複数のサブアレイからなるメモリセルアレイ１、および制御回路５を含む。 - 特許庁

The redundancy cell array stores a first parity generated during data inputting.例文帳に追加

リダンダンシーセルアレイは、データ入力時に生成された第１のパリティーを貯蔵する。 - 特許庁