「Clock Distribution Device」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

UNIT DEVICE AND CLOCK DISTRIBUTION CIRCUIT例文帳に追加

ユニット装置及びクロック分配回路 - 特許庁

CLOCK DISTRIBUTION CIRCUIT DESIGN METHOD AND CLOCK DISTRIBUTION CIRCUIT DESIGN DEVICE例文帳に追加

クロック分配回路設計方法及びクロック分配回路設計装置 - 特許庁

CLOCK DISTRIBUTION CIRCUIT FOR PROGRAMMABLE LOGIC DEVICE例文帳に追加

プログラマブルロジックデバイスのクロック分配回路 - 特許庁

CLOCK DISTRIBUTION DEVICE, CIRCUIT, SYSTEM AND METHOD例文帳に追加

クロック分配装置、回路、システムおよび方法 - 特許庁

SEMICONDUCTOR DEVICE AND DISTRIBUTION METHOD FOR CLOCK SIGNAL例文帳に追加

半導体装置およびクロック信号分配方法 - 特許庁

TIMING CONTROL CIRCUIT DEVICE AND CLOCK DISTRIBUTION SYSTEM例文帳に追加

タイミング制御回路装置及びクロック分配システム - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND CLOCK DISTRIBUTION METHOD例文帳に追加

半導体集積回路装置とクロック分配方法 - 特許庁

CLOCK DISTRIBUTION CIRCUIT AND INTERFACE DEVICE USING IT例文帳に追加

クロック分配回路およびそれを用いたインターフェース装置 - 特許庁

CLOCK DISTRIBUTION DEVICE, CIRCUIT THEREOF AND COMPUTER PROGRAM例文帳に追加

クロック分配装置、クロック分配回路及びコンピュータプログラム - 特許庁

SCAN CLOCK DISTRIBUTION SYSTEM AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

スキャンクロック分配システム及び半導体集積回路装置 - 特許庁

CLOCK DISTRIBUTION CIRCUIT AND SEMICONDUCTOR CIRCUIT DEVICE INCLUDING THE SAME例文帳に追加

クロック分配回路及びその回路を含む半導体回路装置 - 特許庁

CLOCK INFORMATION DISTRIBUTION PROCESSING SYSTEM, INFORMATION DISTRIBUTION DEVICE, INFORMATION DISTRIBUTION SYSTEM, PORTABLE TERMINAL DEVICE, INFORMATION RECORDING MEDIUM AND INFORMATION PROCESSING METHOD例文帳に追加

時計情報内容配信処理システム、情報配信装置、情報配信システム、携帯端末装置、情報記録媒体及び情報処理方法 - 特許庁

Clock failure alarm mask means 32 masks a clock failure detection signal 211 which is reported from a clock selection/distribution unit 2 while a clock output of an active-system clock generating device is stopped.例文帳に追加

クロック障害アラームマスク手段３２は、現用系クロック生成装置のクロック出力がストップされている時間にクロック選択／分配部２から報告されるクロック障害検出信号２１１をマスクする。 - 特許庁

To provide a clock distribution device capable of executing clock distribution in a digital system by using an RF signal in a high frequency area such as a band of several GHz to several-tens GHz.例文帳に追加

数GHz から数十GHz 帯域等の高周波領域のＲＦ信号を用いてデジタルシステムにおけるクロック分配を実現するクロック分配装置の提供。 - 特許庁

To provide a clock switching device and clock switching method capable of automatically switching to a clock distribution system for backup without interrupting processing of a device.例文帳に追加

装置の処理を中断することなく自動的にバックアップ用のクロック分配系に切り替えることのできる、クロック切り替え装置及びクロック切り替え方法を提供する。 - 特許庁

Reduction of the clock jitter in the semiconductor device is attained by making the propagation delay time of the clock signal of the clock distribution circuit into a value added with the adjustment time.例文帳に追加

クロック分配回路のクロック信号の伝播遅延時間を調整時間を加えた値とすることで、半導体装置におけるクロックジッタの低減ができる。 - 特許庁

The system clock 102 is supplied by being branched to an active system clock distribution device 106 and a standby system clock distribution device 107 and it is selectively outputted from a buffer 126U (126Y) to a system clock line 112 by monitoring the interruption inside them.例文帳に追加

システムクロック１０２は運用系クロック分配装置１０６ならびに予備系クロック分配装置１０７に分岐して供給され、これらの内部で断を監視しバッファ１２６Ｕ（１２６Ｙ）からシステムクロックライン１１２に択一的に出力される。 - 特許庁

A game data distribution device 100 uses an own clock generating section 180, a clock selection section 160 and a clock generating section 120 to generate a reference clock that is a reference signal for synchronization, uses a clock/data superimposing section 170 to superimpose the reference clock onto game data and distributes the result to a game device 200 as distribution data.例文帳に追加

ゲームデータ配信装置１００において、自クロック生成部１８０、クロック選択部１６０およびクロック生成部１２０を用いて同期の基準となる基準クロックを生成し、クロック・データ重畳部１７０を用いて基準クロックとゲームデータを重畳させ、配信データとしてゲーム装置２００に配信する。 - 特許庁

To provide a structured ASIC device capable of proper distribution of clock signals.例文帳に追加

クロック信号の好適な分配を行うことができる構造化されたＡＳＩＣデバイスを提供する。 - 特許庁

To provide a clock distribution circuit for a programmable logic device, capable of suppressing a skew increase and making a wiring area for clock lines small.例文帳に追加

スキューの増加を抑え、クロックラインの配線領域を小さくすることが可能なプログラマブルロジックデバイスのクロック分配回路を提供する。 - 特許庁

To sharply reduce the number of backboard signal lines in a clock distribution device for selectively distributing plural kinds of clock signals to respective packages.例文帳に追加

複数種類のクロック信号をパッケージに選択的に分配するクロック分配装置に関し、バックボード信号線を大幅に削減する。 - 特許庁

The clock supply device includes: a clock output unit that switches between clocks having different frequencies and output the clocks; a clock distribution unit that distributes and supplies the clocks from the clock output unit to the plurality of modules; and a clock switching control unit that causes the frequencies of the clocks from the clock output unit to be switched.例文帳に追加

異なる周波数のクロックを切り替えて出力するクロック出力部と、クロック出力部からのクロックを各モジュールに分配して供給するクロック分配部と、クロック出力部からのクロックの周波数を切り替えさせるクロック切替制御部と、を備える。 - 特許庁

The semiconductor design support device 100 specifies: a clock distribution circuit which becomes an adjustment object of propagation delay time which clock signal propagates; and a noise cycle of a noise source which gives influence of cyclic noise to the clock distribution circuit.例文帳に追加

半導体設計支援装置１００は、クロック信号が伝播する伝播遅延時間の調整対象となるクロック分配回路と、クロック分配回路に周期的なノイズの影響を与えるノイズ源のノイズ周期を特定する。 - 特許庁

The time distribution device 41 when receives a time instruction Tc sends it to the monitor system 1 and a clock device 42 of a lower stratum.例文帳に追加

時刻配信装置４１は時刻指令Ｔｃを受信すると、これを監視システム１及び下位の時刻装置４２へと送る。 - 特許庁

This device comprises a voltage control distribution means to output an input clock as a distribution clock so as to have a delay made variable by a control voltage, and a control voltage generation means to generate the control voltage using the phase difference of the data and the distribution clock.例文帳に追加

入力されたクロックを制御電圧によって可変とされた遅延を有するようにして分配クロックとして出力する電圧制御分配手段、及び前記データと前記分配クロックの位相差を用いて前記制御電圧を生成する制御電圧生成手段を備える。 - 特許庁

Each task is associated with a time stamp that indicates a time based on a clock maintained by the task distribution device.例文帳に追加

各タスクはタスク配送デバイスによって維持されるクロックに基づく時刻を示すタイムスタンプと関連付けられている。 - 特許庁

The clock distribution device 106 (107) executes the monitor of the interruption by supplying the system clock 102 multiplied by (n) by a multiplier 129 to an interruption detecting circuit 124 and by making the length of a half cycle of the system clock 132 as a reference.例文帳に追加

クロック分配装置１０６（１０７）は、逓倍器１２９でシステムクロック１０２をｎ逓倍したものを断検出回路１２４に供給してシステムクロック１３２の半周期の長さを基準として断の監視を行う。 - 特許庁

From each prescribed location, the relevant free-setting portions of the clock distribution circuit constitution (200) distribute the clock signal to any prescribed clock-using circuit constitution, requiring the clock signal in a given region in the structured ASIC device (10), with the clock-using circuit constitution being provided at the prescribed location.例文帳に追加

それぞれの所定のロケーションから、クロック分配回路構成の関連される設定可能な部分は、そのクロック信号を、その所定のロケーションから提供された、構造化されたＡＳＩＣ（１０）の所定の領域においてそのクロック信号を必要とする任意のクロック利用回路構成に分配する。 - 特許庁

To provide a clock distribution circuit capable of preventing decrease of data transfer rate and reliability, and an interface device using the circuit.例文帳に追加

データの伝送速度および信頼性の低下を防止できるようにしたクロック分配回路およびそれを用いたインターフェース装置を提供する。 - 特許庁

The structured ASIC device (10) has a clock distribution circuit constitution (200), which includes a deterministic portion and a plurality of free-setting portions.例文帳に追加

構造化されたＡＳＩＣ（１０）デバイスのクロック分配回路構成（２００）は、決定性（ｄｅｔｅｒｍｉｎｉｓｔｉｃ）の部分および複数の設定可能な部分を含む。 - 特許庁

The streaming system includes: an encoding device generating streaming data encoded based on a clock signal outputted in a self-device; a distribution device which streaming-distributes the streaming data based on the clock signal outputted in the self-device; and a receiving device receiving the streaming data and decoding it based on the clock signal outputted in the self-device.例文帳に追加

本発明におけるストリーミングシステムは、自装置内で出力されたクロック信号に基づいて符号化したストリーミングデータを生成する符号化装置と、自装置内で出力されたクロック信号に基づいてストリーミングデータをストリーミング配信する配信装置と、ストリーミングデータを受信して自装置内で出力されたクロック信号に基づいて復号する受信装置と、を備える。 - 特許庁

To provide a data processing device that presents information enabling a user to select an optimum structure from among a plurality of types of clock distribution structures.例文帳に追加

複数種存在するクロック分配構造の中から、ユーザが最適な構造を選択可能とする情報を提示するデータ処理装置を提供する。 - 特許庁

A method of designing a semiconductor device comprises steps of (A) arranging a group of cells 10, 12 as clock distribution targets; and (B), after the step (A), arranging a plurality of clock driver cells 20 for driving clocks in such a manner that each of the clock driver cells is not overlapped with a prohibition region 30 of a predetermined size surrounding the other clock driver cells.例文帳に追加

本発明に係る半導体装置の設計方法は、（Ａ）クロック分配の対象となるセル群１０，１２を配置するステップと、（Ｂ）上記（Ａ）ステップの後、クロックを駆動するための複数のクロックドライバセル２０を、各クロックドライバセルが他のクロックドライバセルを囲む所定の大きさの禁止領域３０に重ならないように配置するステップと、を有する。 - 特許庁

Each synchrony group member periodically obtains from the task distribution device an indication of current time indicated by its clock, determines a time differential between the task distribution device's clock and their respective clocks, and determines therefrom a time at which, on the basis of their respective clocks, the time stamp indicates that it is to execute the task.例文帳に追加

同期グループの各メンバーは、タスク配送デバイスからそのクロックによって示される現在時刻の標示を定期的に取得し、タスク配送デバイスのクロックと各自のクロックとの間の時間差を決定し、それから各自のクロックに基づいて前記タイムスタンプが各自がタスクを実行すべきであることを示す時刻を決定する。 - 特許庁

This device consists of the 1st to N-th transmission line interface panels 11 and 12 which respectively house transmission lines from #1 to #N lines and extract a clock signal from received data, a clock distribution panel 13 generating an intra-clock signal and a transmission line interface panel 14 to be a preliminary package.例文帳に追加

＃１から＃Ｎ回線までの伝送路を夫々収容し受信データからクロック信号を抽出する第一の伝送路インターフェース盤１１から第Ｎの伝送路インターフェース盤１２と、装置内クロック信号を生成するクロック分配盤１３と、予備パッケージとなる伝送路インターフェース盤１４とにより構成する。 - 特許庁

To provide an integrated circuit device capable of reducing electric power used for distribution of common signals such as a clock signal and capable of suppressing timing dispersion of common signals and its layout designing method.例文帳に追加

クロック信号などの共通信号の分配に費やされる電力を削減でき、共通信号のタイミングばらつきを抑制できる集積回路装置とそのレイアウト設計方法を提供する。 - 特許庁

The clock distribution device is constituted by mutually connecting an RF clock driver 10 for supplying an RF signal to respective nodes 20 and plural couplers 30 for transmitting the RF signal supplied from the driver 10 to respective nodes 20 in a H-tree structure and the input terminal of each node 20 is provided with a digital pulse conversion means for converting the RF signal inputted through respective couplers 30 into a digital pulse.例文帳に追加

ノード２０，２０…に対してＲＦ信号を供給するＲＦクロックドライバ１０と、該ＲＦクロックドライバ１０にて供給されるＲＦ信号を各ノード２０，２０…へ伝送するカプラ３０，３０…とをエッチツリー構造に接続することにより構成され、各ノード２０，２０…夫々の入力端にはカプラ３０，３０…を介して入力されたＲＦ信号をデジタルパルスに変換するデジタルパルス変換手段が備えられている。 - 特許庁