「Do1」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

At such a time, data in right side registers 13i and 134 are outputted as output data DO1-DO4 in the column direction.例文帳に追加

この時、一番右側のレジスタ１３_ｉ，４中のデータが、列方向の出力データＤＯ１〜ＤＯ４として出力される。 - 特許庁

At such a time, data in the top registers 131 and 13j are outputted as output data DO1-DO4 in column direction.例文帳に追加

この時、最上段のレジスタ１３_１，ｊ中のデータが、列方向の出力データＤＯ１〜ＤＯ４として出力される。 - 特許庁

One or more distributed calculation means DO1 to DOm-1 that perform calculation each time two or more carrier signals occur, among m kinds of distributed calculation means DO1 to DOm, are provided with interpolation calculation means CO1 to COm-1.例文帳に追加

ｍ種類の分散演算手段ＤＯ１〜ＤＯｍのうち２回以上のキャリア信号が発生するたびに演算動作を実行する１以上の分散演算手段ＤＯ１〜ＤＯｍ−１に対して、それぞれ補間演算手段ＣＯ１〜ＣＯｍ−１を設ける。 - 特許庁

The correction voltage Vamd is successively supplied to a plurality of data lines X1-X3 disposed corresponding to the output line DO1.例文帳に追加

補正電圧Ｖａｍｄは、この出力線ＤＯ１に対応して設けられた複数のデータ線Ｘ１〜Ｘ３に順次供給される。 - 特許庁

Four body panels DO1-DO4 laterally connected with each other, in a developed form, and four cover panels F1-F4 which are connected to an upper and lower portions of each of the panels DO1-DO4, respectively, through a lateral fold line Ky, the panels F1-F4 being separated by a cut line K1 from one another, are provided.例文帳に追加

展開形状において横方向に連設される４枚の胴部パネルＤＯ１〜ＤＯ４と、これら４枚の胴部パネルＤＯ１〜ＤＯ４の上下に横折り罫Ｋｙを介して連設されて相互間が切れ目Ｋ１によって区画されている各４枚の蓋パネルＦ１〜Ｆ４とを有する。 - 特許庁

The correction voltage Vamd is all at once supplied to a plurality of data lines X1-X3 disposed corresponding to the output line DO1.例文帳に追加

補正電圧Ｖａｍｄは、この出力線ＤＯ１に対応して設けられた複数のデータ線Ｘ１〜Ｘ３に一斉に供給される。 - 特許庁

A contact 110 is press-fitted into a housing 130 in a direction DO1 perpendicular to an insertion direction DI that the housing 130 is inserted into a hole of a printed substrate.例文帳に追加

ハウジング１３０のプリント基板の孔部に対する挿入方向ＤＩと直交する方向ＤＯ１でコンタクト１１０を、ハウジング１３０に圧入するようにした。 - 特許庁

A correction voltage Vamd having a prescribed voltage level and time-sequential data voltages V(1, 1)-V(3, 1) are outputted in a prescribed period onto an output line DO1.例文帳に追加

出力線ＤＯ１には、所定の期間において、所定の電圧レベルを有する補正電圧Ｖａｍｄと、時系列的なデータ電圧Ｖ（１，１）〜Ｖ（３，１）とが出力される。 - 特許庁

The output portions 41a and 41b output external signals Do0 and Do1 to two mutually adjacent transmission lines 11a and 11b based upon internal signals Sa0 and Sb0.例文帳に追加

出力部４１ａ，４１ｂは、内部信号Ｓａ０，Ｓｂ０に基づいて、互いに隣接する２つの伝送路１１ａ，１１ｂのそれぞれに外部信号Ｄｏ０，Ｄｏ１を出力する。 - 特許庁

A P/S converting part 10 converts the multiplexed data signal Do1 into a 270 Mb/s serial data signal Do2 in accordance with a 270 MHz timing clock CL7 generated by a multiplying part 9.例文帳に追加

Ｐ／Ｓ変換部１０は、逓倍部９により生成された２７０ＭＨｚのタイミングクロックＣＬ７に応じて多重データ信号Ｄｏ１を２７０Ｍｂ／ｓのシリアルデータ信号Ｄｏ２に変換する。 - 特許庁

Either of output signals (DO1, DO2) of the variable integer frequency dividers is selected according to a route selection signal (MXCNT) to generate a final frequency division signal (DO).例文帳に追加

経路選択信号（ＭＸＣＮＴ）に従ってこれらの可変整数分周器の出力信号（ＤＯ１，ＤＯ２）のいずれかを選択して最終分周信号（ＤＯ）を生成する。 - 特許庁

Further, registers REG1 to REGn receive the digital signals CNV outputted from the conversion section 2, the registers REG1 to REGn latching the signals in timings in response to output timing signals DO1 to DOn.例文帳に追加

また、変換部２から出力されるデジタル信号ＣＮＶは、出力タイミング信号ＤＯ１〜ＤＯｎに応じたタイミングで信号を保持するレジスタＲＥＧ１〜ＲＥＧｎに入力される。 - 特許庁

The 1st and 2nd pieces Dw and Dm of waveform data are mixed by a waveform mixing part MX and the mixed composite waveform data are outputted as 1st output musical performance data Do1.例文帳に追加

第１及び第２波形データＤｗ，Ｄｍは波形混合部ＭＸで混合され、混合された複合波形データは第１出力演奏データＤｏ１として出力される。 - 特許庁

When image data Di are supplied, a correction operation portion 12 of a host controller 10 generates light emission amount data Do1 in accordance with correction data Dh which are read out from a correction value memory 11.例文帳に追加

画像データＤｉが供給されるとホストコントローラ１０の補正演算部１２は、補正値メモリ１１から読み出した補正データＤｈに応じて発光量データＤｏ１を生成する。 - 特許庁

A multiplexing part (MPX) 8 multiplexes a video data signal Dv2, a sound data signal Da2 and a frame synchronizing data signal Df in time division and outputs the multiplexed signal as a 10-bit multiplexed data signal Do1.例文帳に追加

多重部（ＭＰＸ）８は、映像データ信号Ｄｖ２、音声データ信号Ｄａ２およびフレーム同期データ信号Ｄｆを時分割多重して１０ビットの多重データ信号Ｄｏ１として出力する。 - 特許庁

The adjacent transmission lines 11a and 11b vary in characteristic impedance in accordance with transitions of the external signals Do0 and Do1 output to the respective transmission lines 11a and 11b, i.e. the internal signals Sa0 and Sb0.例文帳に追加

隣接する伝送路１１ａ，１１ｂの特性インピーダンスは、それぞれの伝送路１１ａ，１１ｂに出力される外部信号Ｄｏ０．Ｄｏ１、即ち内部信号Ｓａ０，Ｓｂ０の遷移に応じて変動する。 - 特許庁

The control section 3 transmits serial control data signals DO1 to Don to each of the plurality of circuits to be controlled through individual serial control data output lines 4c1 to 4cn individually and simultaneously.例文帳に追加

また、シリアル制御データ信号ＤＯ１乃至ＤＯｎを前記複数の被制御回路の各々に対し個別のシリアル制御データ出力ライン４ｃ１乃至４ｃｎそれぞれにより個別且つ同時に伝送する。 - 特許庁

In a driver IC 41, pieces of data for a plurality of pixels are serially inputted, each of the time-series data is converted into gradation voltage and the converted gradation voltage is serially outputted to output lines DO1 to DOi.例文帳に追加

ドライバＩＣ４１は、複数画素分のデータが時系列的に入力され、時系列的なデータのそれぞれを階調電圧に変換するとともに、変換された階調電圧を出力線ＤＯ1〜ＤＯiに時系列的に出力する。 - 特許庁

In the exhaust valve control means, valve opening times PO2 and DO2 of the purge and drain valves during idling stop are made to be shorter than valve opening times PO1 and DO1 of the purge and drain valves during idling power generation.例文帳に追加

この排出弁制御手段は、アイドル停止中におけるパージ弁およびドレイン弁の開弁時間ＰＯ２，ＤＯ２を、アイドル発電中におけるパージ弁およびドレイン弁の開弁時間ＰＯ１，ＤＯ１よりも短くする。 - 特許庁

A time-division circuit 42 time-divides time-series gradation voltage outputted to the output lines DO1 to DOi and sorts each of the time-divided gradation voltage to a plurality of data lines X1 to Xm in a predetermined sorting order.例文帳に追加

時分割回路４２は、出力線ＤＯ1〜ＤＯiに出力された時系列的な階調電圧を時分割し、時分割された階調電圧のそれぞれを、所定の振り分け順序で、複数のデータ線Ｘ1〜Ｘmのそれぞれに振り分ける。 - 特許庁

A waveform selection part SL2 selects the 2nd waveform data Dm or composite waveform data Do1 and the selected waveform data are sent to the external equipment 30 by using the two-way data communication line (USB) as 2nd output musical performance data Do2.例文帳に追加

また、波形選択部ＳＬ２により、第２波形データＤｍ或いは複合波形データＤｏ１が選択され、選択された波形データは、第２出力演奏データＤｏ２として双方向データ通信路（ＵＳＢ）を利用して外部機器３０に送信される。 - 特許庁

The drive circuit 1 includes output transistors T1-Tm made of high breakdown voltage P-channel type MOS transistors, switching control circuits SCL1-SCLm, output terminals P1-Pm, and diodes DO1-DOm, respectively, and further includes a control terminal PX on a semiconductor chip 2.例文帳に追加

駆動回路１は、半導体チップ２上に、高耐圧のＰチャネル型ＭＯＳトランジスタからなる出力トランジスタＴ１〜Ｔｍ、スイッチング制御回路ＳＣＬ１〜ＳＣＬｍ、出力端子Ｐ１〜Ｐｍ、ダイオードＤＯ１〜ＤＯｍ及び制御端子ＰＸを含んで構成される。 - 特許庁

Then, in the writer, a part or all of the plural pieces of light emitting diodes DO1, DO2, ..., D16 are utilized as light receiving elements for reading an image and a character, etc., and the image and the character are reproduced by emitting light emitting diodes based on the read afterglow image data.例文帳に追加

そして、複数個の発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６のうちの一部または全部が画像や文字などを読み取るための受光素子として利用され、読み取られた残光像データに基づいて発光ダイオードを発光させて画像や文字を再現する。 - 特許庁

A current-doubler rectifying circuit is formed in such a manner that a choke coil Lo1, a smoothing capacitor Co, and a rectifier diode Do1; and a choke coil Lo2, the smoothing capacitor Co, and a rectifier diode Do2 are respectively inserted in series between one end and the other of a secondary winding N2.例文帳に追加

２次巻線Ｎ２の一端と他端との間に、それぞれチョークコイルＬｏ１−平滑コンデンサＣｏ−整流ダイオードＤｏ１と、チョークコイルＬｏ２−平滑コンデンサＣｏ−整流ダイオードＤｏ２とが直列に挿入されるようにして、倍電流整流回路を形成する。 - 特許庁

At the time of reading-out, the flash memories FC1 to FC2 each read out data in a memory cell specified by inputted address information, output the read-out data to the interface circuit IF1 as output data groups DO1 to DO2, and selectively output the data herein.例文帳に追加

読み出し時には、フラッシュメモリＦＣ１〜ＦＣ２のぞれぞれが入力されたアドレス情報で特定されたメモリセルのデータを読み出し、読み出されたデータを出力データ群とＤＯ１〜ＤＯ２してインターフェース回路ＩＦ１に出力し、ここで選択的に外部に出力する。 - 特許庁

The dummy patterns DP1, DP2 are located so that a center point DO1 of the dummy patterns DP1 of the N-th wiring layer differs from a center point DO2 of the dummy patterns DP2 of the (N+1)-th wiring layer (the position of the center point is a position when viewing the dummy patterns from a direction perpendicular to each wiring layer).例文帳に追加

Ｎ配線層のダミーパターンＤＰ１の中心点ＤＯ１の位置（中心点の位置は、配線層に対して垂直な方向からダミーパターンを見たときのものである。）と（Ｎ＋１）配線層のダミーパターンＤＰ２の中心点ＤＯ２の位置とが異なるようにダミーパターンＤＰ１，ＤＰ２を配置する。 - 特許庁

A correction computing part 12 calculates the first parallax do1 as to the object calculated based on the first stereo image data, the second parallax do2 as to the object calculated based on the second stereo image data, and a parameter based on the first and second horizontal angles θ1, θ2.例文帳に追加

補正演算部１２は、第１のステレオ画像データに基づいて算出された対象物に関する第１の視差ｄｏ１と、第２のステレオ画像データに基づいて算出された対象物に関する第２の視差ｄｏ２と、第１および第２の水平角度θ１，θ２とに基づいて、パラメータを算出する。 - 特許庁

A control circuit 300 supplies first output image data DO1 via wiring Sp1 to the driver Drk and transmits the data to the other end of the array of the first driver group G1, and supplies the second output image data DO2 via wiring Sp2 to the driver Drk+1, and transmits the data to the other end of the array of the second driver group G2.例文帳に追加

制御回路３００は、配線Ｓｐ1を介して第１出力画像データＤＯ1をドライバＤｒkに供給して第１ドライバ群Ｇ１の配列の他方の端部に向けて伝送するとともに、配線Ｓｐ2を介して第２出力画像データＤＯ2をドライバＤｒk+1に供給して第２ドライバ群Ｇ２の配列の他方の端部に向けて伝送する。 - 特許庁

The switching power supply circuit for improving power factor comprises a power factor improving circuit 13, a common mode filter section between the power factor improving circuit 13 and an AC power supply AC, and a current doubler rectifier circuit as a secondary rectifier circuit consisting of high speed switching diodes Do1, Do2 and inductors Ls1, Ls2.例文帳に追加

力率を改善するスイッチング電源回路として、力率を改善する力率改善回路１３と、力率改善回路１３と交流電源ＡＣとの間のコモンモードフィルタ部と、２次側整流回路としての高速スイッチングダイオードＤｏ１、高速スイッチングダイオードＤｏ２、インダクタＬｓ１およびインダクタＬｓ２による倍電流整流回路と、を有する。 - 特許庁

When the selection signal is inputted into the selection signal input terminal CSi, the ROM 52 outputs the information stored at the addresses indicated by the address signals respectively inputted into the address signal input terminals Ai1-Aix to information input terminals Di1-Dim of the rotary display body control circuit 51 from information output terminals Do1-Dom.例文帳に追加

ＲＯＭ５２は、選択信号入力端子ＣＳｉに選択信号が入力されると、アドレス信号入力端子Ａｉ１〜Ａｉｘに入力されるアドレス信号で示されるアドレスに記憶されている情報を、情報出力端子Ｄｏ１〜Ｄｏｍから、回転表示体制御回路５１の情報入力端子Ｄｉ１〜Ｄｉｍに出力する。 - 特許庁

The selective circuit 12 outputs control signals C1-Cn inputted to terminals DC1-DCn by an LSI tester to the internal circuit 11 and outputs response signals O1-On, outputted by the internal circuit 11 in response to the control signals C1-Cn to the LSI tester from terminals DO1-DOn.例文帳に追加

選択回路１２は、選択信号ＣＳによって半導体デバイス１が選択されているときにのみ、ＬＳＩテスタから端子ＤＣ１〜ＤＣｎに入力された制御信号Ｃ１〜Ｃｎを内部回路１１に入力し、また制御信号Ｃ１〜Ｃｎに従って内部回路１１から出力された応答信号Ｏ１〜Ｏｎを端子ＤＯ１〜ＤＯｎからＬＳＩテスタに出力する。 - 特許庁

The ROM 52 outputs the information stored at the addresses indicated by the address signals inputted into the address signal input terminals corresponding in number to the own memory capacity out of those Ai1-Aix to information input terminals Di1-Dim of the rotary display body control circuit 51 through information output terminals Do1-Dom and wire patterns d1-dm.例文帳に追加

ＲＯＭ５２は、選択信号入力端子ＣＳｉに選択信号が入力されると、アドレス信号入力端子Ａｉ１〜Ａｉｘのうち、自己の記憶容量に対応する数のアドレス信号入力端子に入力されるアドレス信号で示されるアドレスに記憶されている情報を、情報出力端子Ｄｏ１〜Ｄｏｍ、配線パターンｄ１〜ｄｍを介して回転表示体制御回路５１の情報入力端子Ｄｉ１〜Ｄｉｍに出力する。 - 特許庁