「First Mesa」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

First, a silicon substrate a having a mesa encircled in a trench is formed.例文帳に追加

まずトレンチに囲まれたメサを有するシリコン基板が形成される。 - 特許庁

The semiconductor optical element 1 includes the semiconductor mesa part M including the light-emitting layer 23 and a p-type clad layer 25, and a p-type buried region 13, and the semiconductor mesa part M has a first mesa region Ma and second mesa regions Mb and Mc, the first mesa region Ma being positioned between the second mesa regions Mb and Mc.例文帳に追加

半導体光素子１は、発光層２３及びｐ型クラッド層２５とを含む半導体メサ部Ｍと、ｐ型埋め込み領域１３と、を備え、半導体メサ部Ｍは、第１メサ領域Ｍａ及び第２メサ領域Ｍｂ，Ｍｃを有し、第１メサ領域Ｍａは第２メサ領域Ｍｂ及びＭｃ間に位置する。 - 特許庁

The trench 5 is formed, by dividing the surface layer of the semiconductor substrate 1 into a first mesa region 41 and a second mesa area 42, and alternately arranging the first and second mesa areas 41 and 42.例文帳に追加

トレンチ５は、半導体基板１の表面層を第１メサ領域４１と第２メサ領域４２に分割し、かつ第１メサ領域４１と第２メサ領域４２を交互に配置させる。 - 特許庁

The p-type clad layer 25 has a first part 25_1 in the first mesa region Ma and second parts 25_2 in the second mesa regions Mb and Mc.例文帳に追加

ｐ型クラッド層２５が、第１メサ領域Ｍａ内の第１部分２５_１と、第２メサ領域Ｍｂ，Ｍｃ内の第２部分２５_２とを有する。 - 特許庁

To reduce a dark current of a semiconductor light receiving device wherein a second MESA including an embedded layer is provided around a first MESA.例文帳に追加

第１メサの周囲に埋込み層を含む第２メサを設けた半導体受光装置の暗電流を低減する。 - 特許庁

A first cladding layer is formed by performing rear surface polishing of the mesa substrate.例文帳に追加

メサ基板を裏面研磨を行うことにより第１クラッド層を形成する。 - 特許庁

A gate pad is disposed on the first dielectric layer adjacent the mesa.例文帳に追加

ゲートパッドはメサ部に隣接する第一の誘電体層上に配置される。 - 特許庁

A gate oxide is formed on the first and second side walls of the mesa.例文帳に追加

メサの第１及び第２の側壁上にゲート酸化物が形成される。 - 特許庁

A mesa structure (first mesa structure) 13 formed on the lower face 11a of the semiconductor substrate 11 is such a mesa structure that has a so-called element function in which an active layer 12 is a light emitting layer, and a mesa structure (second mesa structure) 23 formed on the upper face 11b of the semiconductor substrate 11 is a dummy mesa structure having no active layer.例文帳に追加

半導体基板１１の下面１１ａに形成されたメサ構造（第１のメサ構造）１３は活性層１２が発光部となる、いわば素子機能を有するメサ構造であり、半導体基板１１の上面１１ｂに形成されたメサ構造（第２のメサ構造）２３は、活性層をもたないダミーのメサ構造である。 - 特許庁

The end ED has a push-out portion 40 composed of a first side formed as a forward mesa, a second side opposite to the first side and formed as a forward mesa, and a third side formed as a reverse mesa.例文帳に追加

端部ＥＤには、順方向のメサとなる第１の側部と、第１の側部に対向し順方向のメサとなる第２の側部と、逆方向のメサとなる第３の側部とからなる迫出し部４０が形成されている。 - 特許庁

The semiconductor mesa 15 may include a first conductive clad region 25.例文帳に追加

また、半導体メサ１５は、第１導電型クラッド領域２５を含むことができる。 - 特許庁

The first and second dielectric regions are positioned on the side part facing a mesa of semiconductive material, and the mesa has first and second side walls respectively adjacent to the first and second dielectric regions.例文帳に追加

第１及び第２の誘電領域は半導体材料のメサの対向する側部上に配置され、該メサは、第１及び第２の誘電領域にそれぞれ隣接する第１及び第２の側壁を有する。 - 特許庁

The high voltage transistor includes a first and second trenches fixing a mesa of a semiconductor substrate.例文帳に追加

高電圧トランジスタは、半導体基板のメサを定める第一及び第二の溝を含む。 - 特許庁

The semiconductor mesa 15 is formed on the first conductive semiconductor region 13.例文帳に追加

半導体メサ１５は、第１導電型半導体領域１３上に設けられている。 - 特許庁

A plurality of first metal layers are formed on the mesa structure in the same planar shape as the first metal layers.例文帳に追加

上記メサ構造上には複数の第1金属層がこれと同じ平面形状で夫々形成される。 - 特許庁

Further, in each light emitter 3, the width of the forward mesa direction (X direction) of the second region is narrower than the width of the forward mesa direction of the first region.例文帳に追加

そして、各発光部３において、第２領域の順メサ方向（Ｘ方向）の幅は第１領域の順メサ方向の幅よりも狭くなっている。 - 特許庁

The second mesa structure 23 is provided in such a mode that the warping of the semiconductor substrate 11 caused by an arrangement of the first mesa structure 13 is dissolved and mitigated.例文帳に追加

第２のメサ構造２３は、第１のメサ構造１３の配設に起因する半導体基板１１の反りを解消、緩和する態様で設けられる。 - 特許庁

The p-type buried region 13 has a first part 13_1 on a side face of the first mesa region Ma and second parts 13_2 on side faces of the second mesa regions Mb and Mc.例文帳に追加

ｐ型埋め込み領域１３が、第１メサ領域Ｍａの側面上の第１部分１３_１と、第２メサ領域Ｍｂ，Ｍｃの側面上の第２部分１３_２とを有する。 - 特許庁

First, a semiconductor mesa part 2B including an active layer 30 is formed on a first conducting type semiconductor substrate 10.例文帳に追加

まず、第１導電型の半導体基板１０上に活性層３０を含む半導体メサ部２Ｂ上を形成する。 - 特許庁

A current block section is formed at both sides of an active layer on a first main surface of a mesa substrate.例文帳に追加

メサ基板の第１主表面上の、活性層の両側に電流ブロック部を形成する。 - 特許庁

The first mesa 21 includes a first conductivity type semiconductor layer 20, and has a portion where the electrode 61 of the first conductivity type semiconductor layer 20 is formed.例文帳に追加

第１メサ２１は、第１導電型の半導体層２０を含み、第１導電型の半導体層２０の電極６１が形成される部分を有する。 - 特許庁

An embedding layer 10 for semi-insulation semiconductor to be grown on both sides of a mesa stripe portion 18 including the active layer is formed from a first layer having the identical height to the mesa stripe portion 18, and a second layer, formed on the surface of the first layer along the mesa stripe portion 18, for growing it as far as both sides of a mask wider than the mesa stripe.例文帳に追加

活性層を含むメサストライプ部１８の両側に成長させる半絶縁半導体の埋め込み層１０を、メサストライプ部１８と同じ高さまでの第１の層と、第１の層の表面にメサストライプ部１８上に沿って形成した、メサストライプより幅広のマスクの両側に成長させる第２の層とで構成する。 - 特許庁

The side surface 19d of the first semiconductor region 19a is inclined to form a forward mesa shape.例文帳に追加

第１の半導体領域１９ａの側面１９ｄは、順メサ形状を成すように傾斜している。 - 特許庁

A first electrode 15 consisting of Ti and a second electrode 16 covering the first electrode 15 are provided on the mesa part 13a.例文帳に追加

メサ部１３ａの上に、Ｔｉからなる第１電極１５と第１電極１５を覆う第２電極１６とが設けられている。 - 特許庁

The first mesa 31 and the second mesa 32 are not in correspondence with each other and have different shapes, whereas the first excitation electrode 41 and the second excitation electrode 42 are in correspondence with each other and have the same shape.例文帳に追加

第１のメサ３１と第２のメサ３２とは非対応関係にあって異なる形状からなり、第１の励振電極４１と第２の励振電極４２とは対応関係にあって同形状からなる。 - 特許庁

The side face 23 of a mesa (a light-receiving region mesa 19) and at least a part (a shoulder 25) of the shoulder of the mesa in the top face 24 of the mesa are coated continuously with a first conductivity type, second conductivity type, semi-insulating type or non-doped semiconductor layer (such as a non-doped InP layer 17) grown thereon.例文帳に追加

メサ（受光領域メサ１９）の側面２３と、メサの上面２４における少なくとも当該メサの肩の部分（肩部２５）とは、それらの上に成長された第１導電型、第２導電型、半絶縁型、ないしノンドープの半導体層（例えば、ノンドープＩｎＰ層１７）により連続的に被覆されている。 - 特許庁

A VCSEL (vertical cavity surface emitting semiconductor laser) 10 containing a mesa of a selective oxidation type has; a substrate 100; a first mesa 20 which is formed on the substrate 100, and contains at least one mesa that emits laser beams; and has a second mesa 30 which is formed on the substrate 100, and contains at least one mesa that suppresses the emission of the laser beams.例文帳に追加

本発明に係る選択酸化型のメサを含むＶＣＳＥＬ（面発光型半導体レーザ）１０は、基板１００と、前記基板１００上に形成され、レーザ光を出射する少なくとも１つのメサを含む第１のメサ２０と、前記基板１００上に形成され、レーザ光の出射を抑制する少なくとも１つのメサを含む第２のメサ３０とを有する。 - 特許庁

A region from the p-type InP window layer 5 to the middle of the undoped InP diffusion buffer layer 4 is removed precisely by dry etching, to form a second mesa with a diameter smaller than that of the first mesa.例文帳に追加

そして、ｐ型ＩｎＰ窓層５からアンドープＩｎＰ拡散バッファ層４の途中までドライエッチングにより精密に除去し、第一のメサより径が小さい第二のメサを形成した。 - 特許庁

The distance (L2) between a first mesa structure consisting of an emitter layer and a base layer and a second mesa structure consisting of the base layer and a collector layer is set in the range of 3-9 μm.例文帳に追加

また、エミッタ層およびベース層からなる第１のメサ構造と、ベース層およびコレクタ層からなる第２のメサ構造との距離（Ｌ２）を３μｍ以上９μｍ以下とした。 - 特許庁

A first mesa is formed by removing from the p-type InP window layer 5 to the n-type InP buffer layer 2 by a low selectively etchable Br-based etchant in an inclined forward mesa form.例文帳に追加

そして、ｐ型ＩｎＰ窓層５からｎ型ＩｎＰバッファ層２まで、選択エッチング性の低いＢｒ系エッチャントによって傾斜型順メサ形状に除去して第一のメサを形成した。 - 特許庁

A second layer of a second conductivity type is formed in a recessed part of the mesa structure of the first layer by a liquid-phase growing method.例文帳に追加

第１の層のメサ構造の凹部に、液相成長法により第２導電型の第２の層を形成する。 - 特許庁

After the mesa groove 8 is formed by dry-etching, wet-etching with an etching solution including hydrofluoric acid and nitric acid is further applied to a sidewall of the mesa groove 8 to form an overhang 9 made of the first insulation film 4 above an upper portion of the mesa groove 8.例文帳に追加

ドライエッチングで形成されたメサ溝８に対して、更にそのメサ溝８の側壁をフッ酸、硝酸系等のエッチャントでウエットエッチングを行うことにより、メサ溝８の上部にメサ溝８上に張り出した第１の絶縁膜４からなるひさし９を形成する。 - 特許庁

On the side of the mesa structure 120, a first insulating film 108 composed of an inorganic material is formed and on the first insulating film 108, a resin layer 109 is formed so as to fill the peripheral portion of the mesa structure 120.例文帳に追加

メサ構造体１２０の側面上には無機材料からなる第１の絶縁膜１０８が形成され、該第１の絶縁膜１０８の上にはメサ構造体１２０の周辺部を埋めるように樹脂層１０９が形成されている。 - 特許庁

A first mesa 31 having a first excitation electrode 41 formed thereon is also formed on the one principal surface 22 of the substrate 21, and a second mesa 32 having a second excitation electrode 42 formed thereon is formed on the other principal surface 23 of the substrate 21.例文帳に追加

また、基板２１の一主面２２に、第１の励振電極４１が形成された第１のメサ３１が成形され、基板２１の他主面２３に、第２の励振電極４２が形成された第２のメサ３２が成形されている。 - 特許庁

A mesa groove (19) is so provided on the first main surface (31) as to penetrate at least the topmost pn-junction (1).例文帳に追加

メサグルーブ（１９）が、第１主表面（３１）上に設けられ、少なくとも最上端のｐｎ−接合（１）を貫通する。 - 特許庁

In this semiconductor optical element 11, a semiconductor mesa 13 includes a first portion 13a and a second portion 13b.例文帳に追加

半導体光素子１１において、半導体メサ１３は、第１の部分１３ａおよび第２の部分１３ｂを含む。 - 特許庁

The first and second mesa region 41 and 42 lead out source current and drain current, respectively.例文帳に追加

第１メサ領域４１および第２メサ領域４２は、それぞれソース電流およびドレイン電流の引き出しをおこなう。 - 特許庁

The semiconductor mesa 15 is provided on the first area 13a of the first distributed Bragg reflector 13 and, in the semiconductor mesa 15, an active region 29 exists between a first conductivity type III-V compound semiconductor layer 25 and a second conductivity type III-V compound semiconductor layer 27.例文帳に追加

半導体メサ１５は、第１の分布ブラッグリフレクタ１３の第１のエリア１３ａ上に設けられており、半導体メサ１５では、活性領域２９は第１導電型III−Ｖ化合物半導体層２５と第２導電型III−Ｖ化合物半導体層２７との間にある。 - 特許庁

A first embedding layer 15 covers one side face 28a in a first core layer 27b of a first part 13a of a semiconductor stripe mesa 13, and is extended from one end face 23.例文帳に追加

第１の埋め込み層１５は、半導体ストライプメサ１３の第１の部分１３ａの第１のコア層２７ｂにおける一方の側面２８ａを覆い、一端面２３から延在する。 - 特許庁

A first and second field plate components are located in the first and second trenches, respectively, and each of the first and second field plate components are separated from the mesa by a dielectric layer.例文帳に追加

第一及び第二のフィールドプレート部材は、それぞれ、第一及び第二の溝に配置され、第一及び第二のフィールドプレート部材の各々は、誘電体層でメサから分離されている。 - 特許庁

An upper clad layer is provided with a first upper clad layer 18 having a normal mesa ridge 18a and a second upper clad layer 26 formed on the first upper clad layer 18, and the second upper clad layer 26 is arranged on the first upper clad layer 18 with the normal mesa ridge 18a and current block layers 24 formed on both sides of the normal mesa ridge 18a in between.例文帳に追加

上クラッド層を順メサリッジ１８ａを有する第１の上クラッド層１８と第１の上クラッド層１８の上に配設された第２の上クラッド層２６とで構成するとともに、この第２の上クラッド層２６は順メサリッジ１８ａと順メサリッジ１８ａの両側に配設された電流ブロック層２４とを介して第１の上クラッド層１８の上に配設された。 - 特許庁

The semiconductor opto-electrical element 11 comprises a first conductive semiconductor region 13, a semiconductor mesa 15, and a buried region 17.例文帳に追加

半導体光素子１１は、第１導電型半導体領域１３と、半導体メサ１５と、埋め込み領域１７とを備える。 - 特許庁

The buried region 17 is formed on the first conductive semiconductor region 13, and the semiconductor mesa 15 is embedded in it.例文帳に追加

埋め込み領域１７は、第１導電型半導体領域１３上に設けられており、また半導体メサ１５を埋め込む。 - 特許庁

A semiconductor mesa 15 has an incident face 15c including a first area 15a and a second area 15b surrounding the first area 15a, and it is provided on a first region 13c.例文帳に追加

半導体メサ１５は、第１のエリア１５ａと該第１のエリア１５ａを囲む第２のエリア１５ｂとを有する入射面１５ｃを有しており、また第１の領域１３ｃ上に設けられている。 - 特許庁

A gate turn-off thyristor has bonding wires 23 extended in a first direction (length direction) P of mesa type p-type anode emitter layers 4.例文帳に追加

このゲートターンオフサイリスタで、ボンディングワイヤ２３はメサ型のｐ型のアノードエミッタ層４の第１の方向(長手方向)Ｐに延在している。 - 特許庁