「Flip flops」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Flip flops 3, 4 are arranged between combined circuits 1, 2, and the flip flops 3, 4 are chain-connected.例文帳に追加

組み合わせ回路１と組み合わせ回路２との間にフリップフロップ３、４は配置され、このフリップフロップ３、４はチェーン接続されている。 - 特許庁

To solve a problem that a number of flip-flops required for measuring delay time increases if a number of paths between the flip-flops increases.例文帳に追加

フリップフロップ間のパスの数が増えると、遅延時間を測定するために必要なフリップフロップ数が大きく増加する。 - 特許庁

The plurality of flip-flops generate scan chains in scan test.例文帳に追加

複数のフリップフロップは、スキャンテスト時にスキャンチェーンを形成する。 - 特許庁

Flip-flops 201-206 constitute a scan path shift register.例文帳に追加

フリップフロップ２０１〜２０６は、スキャンパス用のシフトレジスタを構成する。 - 特許庁

The counter circuit 2 is comprised of flip-flops of one or more stages.例文帳に追加

カウンタ回路２は一段以上のフリップフロップから構成される。 - 特許庁

To reduce the number of flip-flops in a pulse width modulation circuit.例文帳に追加

パルス幅変調回路において、フリップフロップの数を減らすこと。 - 特許庁

Either one of the flip flops 10-1, 10-2 takes in H.例文帳に追加

いずれか一方のフリップフロップ１０−１，１０−２がＨを取り込む。 - 特許庁

The signal is inputted via flip-flops(FF) 5 to 7.例文帳に追加

信号は、フリップフロップ（ＦＦ）５〜７を介して入力するようにする。 - 特許庁

METHOD FOR CORRELATING FLIP-FLOPS BETWEEN TWO LOGIC CIRCUITS例文帳に追加

二つの論理回路間のフリップフロップの対応づけ方法 - 特許庁

A scan chain having a small number of flip-flops is provided with additional flip-flops such that the number of the flip-flops becomes constant among the scan chains.例文帳に追加

又、フリップフロップが少ないスキャン・チェーンにフリップフロップを追加して、スキャン・チェーン間でフリップフロップ数が同一になるようにする。 - 特許庁

If flip-flops separated at a predetermined distance or more are existed in the case of constituting a scanning shift register by connecting flip-flops FF1 to FFi+1 for constituting a logic circuit, a transit flip-flop FFd is disposed between the flip-flops, and the flip-flops are connected therebetween via the transit flip-flop.例文帳に追加

論理回路を構成するフリップフロップ回路を接続してスキャン用シフトレジスタを構成する際に、所定の距離以上離れているフリップフロップ回路が存在した場合には、そのフリップフロップ回路間に中継用のフリップフロップ回路（ＦＦｄ）を配置して、この中継用フリップフロップ回路を介してフリップフロップ回路間を接続させるようにした。 - 特許庁

The flip-flops 5 with a reset terminal are inserted on the scan paths 3 and the flip-flops 5 with reset terminal are specified by a mask register 4 and are reset, so that the flip-flop values out of the test object for inputting in the flip-flops 5 with reset terminal are initialized and masked.例文帳に追加

スキャンパス３上にリセット端子付きフリップフロップ５を挿入し、マスクレジスタ４によりリセット端子付きフリップフロップ５を指定してリセットすることにより、リセット端子付きフリップフロップ５に入力するテスト対象外フリップフロップの値を初期化し、マスクする。 - 特許庁

Monitoring flip-flops 2, 3 for latching an output from a functional flip-flop 1 constituting an application circuit are provided, and a selection circuit for outputting selectively each value of the flip-flops is provided.例文帳に追加

アプリケーション回路を構成する機能フリップフロップ１の出力をラッチするモニタ用フリップフロップ２，３を設け、このフリップフロップの値を選択的に出力するための選択回路を設けた。 - 特許庁

The operation is performed relative to all the flip-flops, This matter is scanned relative to all the flip-flops and the result is compared with a map at a design time, and thereby an un-operated flip-flop or a coverage rate can be acquired.例文帳に追加

これを全フリップフロップについて走査し、設計時にマップと対比して、不動作のフリップフロップやカバレッジ率を得ることが出来る。 - 特許庁

The semiconductor integrated circuit includes a plurality of flip-flops, a selection circuit connected to at least 2 or more of flip-flops among the plurality of flip-flops, and the test response analysis circuit connected to the selection circuit.例文帳に追加

本発明の一観点にかかる半導体集積回路は、複数のフリップフロップと、複数のフリップフロップのうち少なくとも二以上のフリップフロップに接続される選択回路と、選択回路に接続されるテスト応答解析回路と、を有する。 - 特許庁

To prevent a mismatch between the outputs of secondary flip-flops, in data holding circuits including primary flip-flops and secondary flip-flops which operate with clock pulse signals independent of, and asynchronous to, each other, even when the clock pulse signals contend.例文帳に追加

互いに独立した非同期のクロックパルスで動作する前段フリップおよび後段フリップフロップを含むデータ保持回路において、クロックパルス同士が競合する場合でも、後段のフリップフロップにおける出力間の不整合を防止する。 - 特許庁

A shift register 22, which is comprised of a plurality of flip-flops connected in multiple stages, operates according to a clock VCK, transfers pulses VS for starting from the flip-flops to the the flip-flops, and sequentially outputs the pulses by each of the stages.例文帳に追加

シフトレジスタ２２は、複数のフリップフロップを多段に接続したものからなり、クロックＶＣＫに応じて動作しスタート用のパルスＶＳをフリップフロップからフリップフロップに転送して各段ごと順次パルスを出力する。 - 特許庁

The plurality of data holding sections 141 each includes N flip-flops 145.例文帳に追加

複数のデータ保持部１４１の各々はＮ個のフリップフロップ１４５を含む。 - 特許庁

To miniaturize a hinge device suitable for cellphones with flip-flops and PHSs.例文帳に追加

フリップ付きの携帯電話機やＰＨＳに適したヒンジ装置を、とくに小型なものとする。 - 特許庁

These decoder outputs are outputted through flip-flops 17 and 20 as detected signals S1, S2 and S3.例文帳に追加

これらデコーダ出力をフリップフロップ17、同20等を経て検出信号S1、S2、S3として出力する。 - 特許庁

An auxiliary switch control circuit 10 is equipped with comparators CP1 and CP2 and flip flops FF1 and FF2.例文帳に追加

補助スイッチ制御回路１０は、コンパレータＣＰ１、ＣＰ２、フリップフロップＦＦ１、ＦＦ２を備える。 - 特許庁

Those observation flip-flops are interconnected to constitute a scan path chain.例文帳に追加

これら観測用フリップフロップがスキャンパスチェーンを構成するように接続する。 - 特許庁

A plurality of flip-flops included in a logic circuit are grouped by a clock source.例文帳に追加

論理回路に含まれる複数のフリップフロップをクロックソースでグループ分けする。 - 特許庁

For example, any combination of logical selectors, inverters and flip-flops may be included.例文帳に追加

例えば論理セレクタ、インバータ又はフリップフロップのあらゆる組み合わせを含みうる。 - 特許庁

Regions G1 to G8 comprising the prescribed number of flip flops (FF) are divided into two groups.例文帳に追加

所定数のフリップ・フロップ（FF）を含む領域G1〜G8を２つの群に群分けする。 - 特許庁

To activate circuits of input terminals and from the input terminals to scan flip-flops.例文帳に追加

本発明は、入力端子および入力端子からスキャンフリップフロップに至る回路を活性化する。 - 特許庁

This synchronous circuit designing method is provided with a step S101 to extract flip-flops, a step S102 to automatically layout the flip- flops, a step S103 to generate a clock tree of the flip-flops, a step S104 to detect clock delay time to the flip-flops, and a step S106 to conduct automatic layout wiring.例文帳に追加

本発明の同期回路設計方法は、フリップフロップを抽出するステップＳ１０１と、フリップフロップを自動配置するステップＳ１０２と、フリップフロップのクロックツリーを生成するステップＳ１０３と、フリップフロップへのクロック遅延時間を検出するステップＳ１０４と、論理合成を行うステップＳ１０５と、自動配置配線を行うステップＳ１０６と、を備える。 - 特許庁

The signals which have propagated the first and second flip-flops 6 and 8 are corrected after delay.例文帳に追加

第１および第２のフリップフロップ（６），（８）を伝播した信号を遅延の後補足する。 - 特許庁

This scan test circuit is constructed by connecting scanning flip-flops 1 in cascade.例文帳に追加

スキャン用フリップフロップ１を縦列接続してスキャンテスト回路を構成する。 - 特許庁

The semiconductor integrated circuit includes a plurality of flip-flops including a redundant flip-flop, a selector unit, and an error detection unit.例文帳に追加

半導体集積回路は、冗長フリップフロップを含む複数のフリップフロップと、セレクタ部と、エラー検出部とを備える。 - 特許庁

When each value of both flip-flops is on the H-level together, the corresponding functional flip-flop 1 is determined to be tested.例文帳に追加

両フリップフロップの値がともにＨレベルであれば、対応する機能フリップフロップ１は試験済みである。 - 特許庁

Hereby, when the functional flip-flop 1 is operated, an H-level is held in the flip-flops 2, 3 corresponding to the operation.例文帳に追加

このため、機能フリップフロップ１を動作させると、その動作に応じてフリップフロップ２，３にＨレベルが保持される。 - 特許庁

To efficiently detect an error flip-flop in a semiconductor integrated circuit including flip-flops.例文帳に追加

フリップフロップを備える半導体集積回路において、エラーフリップフロップを効率的に検出する。 - 特許庁

To solve the problem that all flip-flops generating timing constraint violation can not be specified in a shift resister circuit constituted of the flip- flops having no preset function.例文帳に追加

プリセット機能を持たないフリップフロップで構成されたシフトレジスタ回路において、タイミング制約違反を起こしているフリップフロップを全て特定する事が出来ない。 - 特許庁

The semiconductor integrated circuit has a plurality of flip-flops inserted among a plurality of combinational circuits, and a clock tree distributing the clock signals to a plurality of the flip-flops; and is operated synchronously by the clock signals.例文帳に追加

本発明の半導体集積回路は、複数の組み合わせ回路間に挿入された複数のフリップフロップと、複数のフリップフロップにクロック信号を分配するクロックツリーとを有し、クロック信号により同期動作する。 - 特許庁

The circuit includes an assembly formed of two D-type flip-flops 12, 13, and two NAND logic gates 15, 16 arranged in negative feedback between the two flip-flops.例文帳に追加

２つのＤ型フリップ・フロップ１２、１３、及びその２つのフリップ・フロップの間の負帰還内に配置された２つのＮＡＮＤロジック・ゲート１５、１６で形成されているアセンブリを含む。 - 特許庁

A clock CLKA for flip flops 10A and 20A and a clock CLKB for flip flops 10B and 20B have the same period and opposite phases.例文帳に追加

フリップフロップ１０Ａ，２０Ａ用のクロックＣＬＫＡとフリップフロップ１０Ｂ，２０Ｂ用のクロックＣＬＫＢは、同一周期で逆相の関係にある。 - 特許庁

A logic circuit diagram 11 is input having flip-flops in a semiconductor integrated circuit as a design target, and having a logic circuit between the flip-flops both defined therein.例文帳に追加

設計対象となる半導体集積回路のフリップフロップおよびフリップフロップ間の論理回路が定義されている論理回路図１１を入力する。 - 特許庁

If a power consumption when operating a scan shift including a plurality of flip-flops exceeds an allowable value during the test of the integrated circuit, the plurality of flip-flops included in the scan chain are divided into a plurality of groups.例文帳に追加

集積回路の試験時に、複数のフリップフロップを含むスキャンシフトを動作させたときの消費電力が許容値を超える場合、スキャンチェーンに含まれる複数のフリップフロップを複数のグループに分割する。 - 特許庁

In dividing, partial flip-flops in the plurality of flip-flops are included in a plurality of groups based on a transmission route of a signal when the integrated circuit is operated actually.例文帳に追加

分割の際には、集積回路が実際に動作するときの信号の伝達経路に基づいて、複数のフリップフロップのうちの一部のフリップフロップが複数のグループに含まれる。 - 特許庁

The clock terminals of the flip-flops of the slave mode register group 4 are connected to the Q terminal of the mode setting register 2 and D terminals are connected to the Q terminals of the respective flip-flops of the master mode register group 3.例文帳に追加

スレーブモードレジスタ群４の各フリップフロップのクロック端子はモード設定レジスタ２のＱ端子に接続され、Ｄ端子はマスタモードレジスタ群３の各フリップフロップのＱ端子に接続されている。 - 特許庁

A clock signal, in which a selection state is recorded in the flip-flops 11, 13 and the first selection state is recorded in the flip-flops 12, 14, is selected and outputted from an OR circuit 31.例文帳に追加

ＯＲ回路３１からは、フリップフロップ１１および１３において選択状態を記録され、かつフリップフロップ１２および１４において上記第１の選択状態が記録されたクロック信号が選択されて出力される。 - 特許庁

Also, a path bypassing some flip-flops is provided on the scan paths 3 and flip-flops out of the test object are removed from the scan paths.例文帳に追加

また、スキャンパス３上にいくつかのフリップフロップをバイパスする経路を設け、テスト対象外とするフリップフロップをスキャンパスから除外する。 - 特許庁

When the clocks applied to the flip-flops 7, 8 are restarted, power is supplied to the part circuit of the combination circuit and the flip-flops 7, 8 and the operation is resumed.例文帳に追加

フリップフロップ７，８のクロックが再開されると、組み合わせ回路とフリップフロップ７，８の一部回路の電源が供給され、動作が再開される。 - 特許庁

When performing a scan path test, a scan chain connects a plurality of first flip-flops included in a first circuit and a plurality of second flip-flops included in a second circuit in the form of a chain and operates as a shift register.例文帳に追加

スキャンチェーンは、スキャンパステストのときに、第１回路に含まれる複数の第１フリップフロップと、第２回路に含まれる複数の第２フリップフロップとを鎖状に接続してシフトレジスタとして動作する。 - 特許庁