「MACRO LIBRARY」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A delay time calculation means 21 inputs a circuit net list 11, and outputs wiring delay information and the delay information of a macro and a cell as an SDF 14 by using a cell library 12 and a macro-delay library 13.例文帳に追加

遅延時間算出手段２１は、回路ネットリスト１１を入力し、セルライブラリ１２、マクロ遅延ライブラリ１３を用いて、配線遅延情報、マクロとセルの遅延情報をＳＤＦ１４として出力する。 - 特許庁

To provide a method of HDL simulation for a hard macro core library with a negative setup time or negative hold time.例文帳に追加

ネガティブセットアップタイムまたはネガティブホールドタイムを有するハードマクロコアライブラリのＨＤＬシミュレーション方法を提供する。 - 特許庁

By the new library thus generated, it is possible to check the timing of the hard macro core library having the negative setup/hold time while HDL simulation is being executed.例文帳に追加

このように生成された新しいライブラリによると、ネガティブセットアップ／ホールドタイムを有するハードマクロコアライブラリのタイミングをＨＤＬシミュレーションの実行中にもチェックすることができる。 - 特許庁

A macro is provided for adding a material attribute field based on electric conductivity of component materials to a component library and displaying it every designated material attribute collectively.例文帳に追加

部品ライブラリに部品材料の導電率に基づく材料属性フィールドを追加し、指定した材料属性毎に一括して表示するマクロを提供する。 - 特許庁

An inverter circuit 1 is one of cells of various macro circuits registered in a cell library, and used for a semiconductor integrated circuit designed by a cell base method.例文帳に追加

インバータ回路１は、セルライブラリに登録された種々のマクロ化された回路のセルの１つであり、セルベース方式で設計された半導体集積回路に用いられる。 - 特許庁

To provide a method for designing an integrated circuit having a logical circuit with a scan circuit without creating a hard macro library of a scan flip-flop constituting a scan circuit.例文帳に追加

スキャン回路を構成するスキャンフリップフロップのハードマクロライブラリを生成することなく、スキャン回路付きの論理回路を有する集積回路を設計する方法を提供する。 - 特許庁

In a product design step, chip layout data of a product to which the CP pattern (33) is applied is created with reference to the layout of the macro cell of the cell design library (4).例文帳に追加

製品設計段階において、セル設計ライブラリ（４）のマクロ・セルのレイアウトを参照してＣＰパターン（３３）を適用した製品のチップレイアウトデータを作成する。 - 特許庁

Then, files 12, 22 and 32, to which the prescribed code group is added, and the remote object communication library group 7 are compiled and linked by a compiler 6 by expanding the macro call definition added to the files 12, 22 and 32, while referring to a macro group 8.例文帳に追加

そして、コンパイラ６により、所定のコード群が追加されたファイル１２，２２，３２と、リモートオブジェクト通信ライブラリ群７とを、ファイル１２，２２，３２に追加されたマクロ呼び出し定義をマクロ群８を参照して展開しながらコンパイルおよびリンクする。 - 特許庁

Automatic layout and wiring in the IP macro are performed on the basis of this wiring condition (step 46), and contact processing of shield wiring is performed (step 47), and a library of the IP macro including information of the area and the automatic layout and wiring result is generated (step 48).例文帳に追加

その配線条件に基づいてＩＰマクロ内の自動配置配線を行い（ステップ４６）、シールド配線のコンタクト処理を行い（ステップ４７）、通過配線可能領域の情報と自動配置配線結果を含むＩＰマクロのライブラリを作成する（ステップ４８）。 - 特許庁

Information on the macro cell is extracted at an extraction part 30 from information on a plurality of cells contained in a supplied net list, and a cell library with information substituted by information on a cell having a function equivalent to this extracted macro cell information and a smaller area is prepared at a substitution part 40.例文帳に追加

供給されるネットリストに含まれる複数のセルの情報の中からマクロ・セルの情報が抽出部３０において抽出され、この抽出されたマクロ・セルの情報を、これと同等の機能を有するとともに面積が小さいセルの情報に置換したセル・ライブラリが置換部４０において作成される。 - 特許庁

To provide a method of forming the macro-block library for logical simulation capable of setting a proper delay time not including the excess margin, to a macro-block wherein a clock control circuit is inserted between a macro-clock input terminal and a synchronizing output circuit, and to provide a layout designing method capable of easily eliminating the timing error, and remarkably shortening a time for designing.例文帳に追加

マクロクロック入力端子と同期化出力回路との間にクロック制御回路が挿入されているマクロブロックに対して、過剰なマージンを含まず適切な遅延時間を設定することが可能な論理シミュレーション用マクロブロックライブラリの作成方法と、このライブラリを用いて、タイミングエラーを容易に解消し設計期間を大幅に短縮することが可能なレイアウト設計方法とを提供する。 - 特許庁

In a design library construction step, an important portion which affects characteristics on a circuit operation of a macro cell is extracted as design intent information and a corresponding layout portion is extracted as a CP pattern (33).例文帳に追加

設計ライブラリ構築段階において、マクロ・セルの回路動作上で特性に影響する重要箇所を、設計インテント情報として抽出し、対応するレイアウト部分をＣＰパターン（３３）として抽出する。 - 特許庁

A macro common test pattern is written to a storage part 21, a conversion library for a CPU series is previously stored in a storage part 22, and a parameter file for product is stored in a storage part 23.例文帳に追加

記憶部２１は、マクロ共通テストパタンが書き込まれる記憶部、記憶部２２はＣＰＵシリーズ用変換ライブラリが予め記憶される記憶部、記憶部２３は製品用パラメータファイルが記憶される記憶部である。 - 特許庁

When there is the electronic circuit element, a first electronic circuit element having the same setup time as the electronic circuit element and operating in response to a signal which the identical phase with a clock signal to be input to the electronic circuit element is generated, and a new library including the hard macro core library and the first electronic circuit element is generated.例文帳に追加

前記電子回路素子がある時に、前記電子回路素子と同一なセットアップタイムを有し、電子回路素子に入力されるクロック信号と同一の位相を有する信号に応答して動作する第１電子回路素子が生成され、ハードマクロコアライブラリと第１電子回路素子を含む新しいライブラリが生成される。 - 特許庁

A semiconductor integrated circuit layout design method comprises a process for storing a function TAP cell having a function inside and constituting a back bias function in a macro cell library used for layout design of the semiconductor integrated circuit.例文帳に追加

本発明は、半導体集積回路のレイアウト設計に用いられるマクロセルライブラリに、ファンクション機能を内部に備えた、バックバイアス機能を構成するためのファンクションＴＡＰセルを格納しておく工程を含む半導体集積回路レイアウト設計方法である。 - 特許庁