「MOSFET」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A high-voltage circuit 13 is mainly composed of a P-channel MOSFET 16 and an N-channel MOSFET 17.例文帳に追加

高電圧系回路部１３は、プッシュプル接続のｐチャンネル，ｎチャンネルのＭＯＳＦＥＴ１６，１７を主体としてなる。 - 特許庁

To achieve further on resistance reduction in the horizontal trench MOSFET that has achieved on resistance reduction, without extending a device area.例文帳に追加

素子面積を増大させずにオン抵抗の低減を実現した横型MOSFETにおいて、更にオン抵抗を低減させる。 - 特許庁

A constant-voltage source is provided or induced by an external circuit for a reference to a source of a MOSFET or an emitter of an IGBT.例文帳に追加

定電圧源が、外部回路により提供されるか誘導されて、MOSFETのソースか、又は、IGBTのエミッターを参照する。 - 特許庁

METHOD AND APPARATUS FOR MEASURING ON-RESISTANCE OF POWER MOSFET AND POWER MOSFET例文帳に追加

パワーＭＯＳＦＥＴのオン抵抗測定方法及びパワーＭＯＳＦＥＴのオン抵抗測定装置並びにパワーＭＯＳＦＥＴ - 特許庁

The MOSFET 210 used as a variable impedance element is connected between the gate and source of the main MOSFET 100.例文帳に追加

主たるＭＯＳＦＥＴ（１００）のゲート・ソース間に、可変インピーダンス素子としてのＭＯＳＦＥＴ（２１０）を接続する。 - 特許庁

POWER MOSFET, SEMICONDUCTOR DEVICE EQUIPPED WITH THE SAME, AND MANUFACTURING METHOD OF POWER MOSFET例文帳に追加

パワーＭＯＳＦＥＴ及び同パワーＭＯＳＦＥＴを有する半導体装置及び同パワーＭＯＳＦＥＴの製造方法 - 特許庁

Then, the sources (23 and 33) and drains (24 and 34) of the MOSFET are formed, and the entire surface of the wafer is covered with a silicon oxide film 42 and planarized by CMP.例文帳に追加

そして、MOSFETのソース(23,33) およびドレイン(24,34) を形成し、ウエハ全面を酸化シリコン膜42で覆い、CMP により平坦化する。 - 特許庁

The semiconductor device 1 for the power has a cell forming section 3 having a formed MOSFET cell, and a terminal 5 surrounding the cell forming section 3.例文帳に追加

電力用の半導体装置１は、MOSFETセルが形成されたセル形成部３と、これを囲む終端部５と、を備える。 - 特許庁

One is a gate electrode of MOSFET, and 2 is a diffusion layer for forming a source or drain of the MOSFET.例文帳に追加

１はＭＯＳＦＥＴのゲート電極であり、２はＭＯＳＦＥＴのソースまたはドレインを形成する拡散層である。 - 特許庁

A terminal between the MOSFET sensor 3 and the current source MOSFET 5 constitutes a sensor output terminal Vout.例文帳に追加

センサーＭＯＳＦＥＴ３と電流源ＭＯＳＦＥＴ５の間の端子がセンサー出力端子Ｖｏｕｔを構成する。 - 特許庁

A conduction switching circuit includes: a first MOSFET; a second MOSFET connected to the first MOSFET via a first node; and a first control terminal connected to the first node.例文帳に追加

第１ＭＯＳＦＥＴと、第１ノードを介して前記第１ＭＯＳＦＥＴと接続された第２ＭＯＳＦＥＴと、前記第１ノードに接続された第１制御端子とを具備する。 - 特許庁

An address selecting MOSFET Qa for a memory cell is composed of an (n) channel MOSFET having a conductivity p+ gate different from the diffusion layer of the MOSFET Qa and having a comparatively thick oxide film.例文帳に追加

メモリセルのアドレス選択ＭＯＳＦＥＴＱａを、その拡散層とは異なる導電型のｐ^+ ゲートを有し、かつ比較的厚い酸化膜を有するＮチャネルＭＯＳＦＥＴにより構成する。 - 特許庁

A voltage VDD is applied to the drain of MOSFET 81 from a power supply circuit part 18, and the source of MOSFET 81 is connected to the drain of MOSFET 83.例文帳に追加

また、ＭＯＳＦＥＴ８１のドレインには電源回路部１８から電圧ＶＤＤが印加されており、ＭＯＳＦＥＴ８１のソースは、ＭＯＳＦＥＴ８３のドレインに接続されている。 - 特許庁

To improve the yield of manufacturing by suppressing variations in a threshold voltage of a P-channel MOSFET in a semiconductor device comprising an N-channel MOSFET and the P-channel MOSFET.例文帳に追加

ＮチャネルＭＯＳＦＥＴとＰチャネルＭＯＳＦＥＴを備える半導体装置において、ＰチャネルＭＯＳＦＥＴの閾値電圧のばらつきを抑制し、製造歩留まりを上げる。 - 特許庁

To provide a small-sized power MOSFET with small internal resistance, a power MOSFET application device small in a packaging area, and a method for manufacturing a power MOSFET which is easy to be manufactured.例文帳に追加

小型で内部抵抗の小さいパワーＭＯＳＦＥＴと、また実装面積に小さなパワーＭＯＳＦＥＴ応用装置と、製造の容易なパワーＭＯＳＦＥＴの製造方法を提案する。 - 特許庁

Furthermore, a MOSFET constituting the differential amplifier circuit part 3 is formed by a MOSFET manufacturing process with lower pressure resistance than that of a MOSFET constituting the output circuit part 4.例文帳に追加

更に、差動増幅回路部３を構成するＭＯＳＦＥＴは、出力回路部４を構成するＭＯＳＦＥＴより低耐圧のＭＯＳＦＥＴ製造プロセスにて形成する。 - 特許庁

The drains of power MOSFETs 10, 11 are mutually connected, the source and gate of the MOSFET 10 are used as the source terminal 0 and gate terminal 1 of a composite MOSFET 60, and the source of the MOSFET 11 is used as the drain terminal 2 of the MOSFET 60.例文帳に追加

パワーＭＯＳＦＥＴ１０，１１のドレイン同士を接続し、ＭＯＳＦＥＴ１０のソース及びゲートをそれぞれ複合型ＭＯＳＦＥＴ６０のソース端子０及びゲート端子１とし、ＭＯＳＦＥＴ１１のソースをドレイン端子２とする。 - 特許庁

The current sensing circuit comprises a first circuit coupled to the power MOSFET for sensing the current through the power MOSFET in the saturated region of operation of the power MOSFET and a second circuit coupled to the power MOSFET for sensing the current through the MOSFET in the MOSFET's linear region of operation.例文帳に追加

電流センス回路は、パワーＭＯＳＦＥＴに結合しパワーＭＯＳＦＥＴの飽和動作領域でパワーＭＯＳＦＥＴを流れる電流をセンスする第１回路と、パワーＭＯＳＦＥＴに結合しＭＯＳＦＥＴの線形動作領域でＭＯＳＦＥＴを流れる電流をセンスする第２回路とを備える。 - 特許庁

METHOD FOR CALCULATING THRESHOLD VOLTAGE OF POCKET IMPLANTED MOSFET例文帳に追加

ポケット注入ＭＯＳＦＥＴのしきい値電圧の計算方法 - 特許庁

FLIP-CLIP ATTACH AND COPPER CLIP ATTACH ON MOSFET DEVICE例文帳に追加

ＭＯＳＦＥＴデバイス上のフリップクリップアタッチおよび銅クリップアタッチ - 特許庁

DIMMING DETECTION MOSFET, AND MANUFACTURING METHOD THEREOF例文帳に追加

調光検知ＭＯＳＦＥＴトランジスタならびにその製造方法 - 特許庁

To improve an elevated source/drain type MOSFET structure.例文帳に追加

高架ソース−ドレイン型ＭＯＳＦＥＴ構造を改良すること。 - 特許庁

To provide a method of forming an SOI MOSFET device.例文帳に追加

ＳＯＩ ＭＯＳＦＥＴデバイスを形成する方法を提供する。 - 特許庁

A transfer gate MOSFET has a transfer gate electrode 41.例文帳に追加

転送ゲートＭＯＳＦＥＴは、転送ゲート電極４１を備える。 - 特許庁

MULTI-GATE MOSFET STRUCTURE HAVING STRAINED SILICON FIN BODY例文帳に追加

歪シリコン・フィン型ボディを有するマルチ・ゲートＭＯＳＦＥＴ構造 - 特許庁

A vertical MOSFET is formed on a semiconductor chip 1.例文帳に追加

半導体チップ１には、縦型のＭＯＳＦＥＴが形成される。 - 特許庁

WIDEBAND GAP SEMICONDUCTOR VERTICAL MOSFET, AND ITS MANUFACTURING METHOD例文帳に追加

ワイドバンドギャップ半導体縦型ＭＯＳＦＥＴとその製造方法。 - 特許庁

REDUCTION OF THRESHOLD VOLTAGE ROLL-UP/ROLL-OFF EFFECT OF MOSFET例文帳に追加

ＭＯＳＦＥＴのしきい値電圧ロールアップ／ロールオフ効果の低減 - 特許庁

OPTICAL MOSFET RELAY DRIVING CIRCUIT AND SEMICONDUCTOR TESTING DEVICE例文帳に追加

光ＭＯＳＦＥＴリレー駆動回路および半導体試験装置 - 特許庁

ASYMMETRICAL MOSFET LAYOUT FOR LARGE CURRENT HIGH-SPEED OPERATION例文帳に追加

大電流高速動作のための非対称ＭＯＳＦＥＴレイアウト - 特許庁

An IGBT 10 is driven by alternately turning on and off a P-channel type MOSFET 20 and an N-channel type MOSFET 30.例文帳に追加

Ｐチャンネル型ＭＯＳＦＥＴ２０とＮチャンネル型ＭＯＳＦＥＴ３０が交互にオンオフしてＩＧＢＴ１０を駆動する。 - 特許庁

To increase distortion amount occurring in a channel region of MOSFET, for improving element performance based on distortion.例文帳に追加

本発明は、MOSFETのチャネル領域に生じる歪み量を増加させ、歪みに基づく素子性能を向上させることを目的とする。 - 特許庁

A transfer gate function is realized by a pair of p-channel MOSFET(master part) 2 and n-channel MOSFET(slave part) 5.例文帳に追加

一対のｐチャネルＭＯＳＦＥＴ（マスター部）２とｎチャネルＭＯＳＦＥＴ（スレーブ部）５とで、トランスファーゲートの機能を実現させる。 - 特許庁

The aluminum electrode 80 as the passive element 80 is connected to the gate of MOSFET 81 and the source of MOSFET 82.例文帳に追加

受動素子８０であるアルミ電極８０は、ＭＯＳＦＥＴ８１のゲート及び、ＭＯＳＦＥＴ８２のソースに接続されている。 - 特許庁

As a result, a gate voltage of the MOSFET 24 drops and the MOSFET becomes the OFF state and the driving current A4 is cut off.例文帳に追加

ＭＯＳＦＥＴ２４のゲート電圧が下がり、ＭＯＳＦＥＴ２４がオフ状態になり駆動電流Ａ４が遮断される。 - 特許庁

The property of the MOSFET sensor 3 and the property of the current source MOSFET 5 substantially equally change relative to the change in the ambient temperature.例文帳に追加

センサーＭＯＳＦＥＴ３及び電流源ＭＯＳＦＥＴ５は周囲温度変化に対して特性がほぼ等しく変化する。 - 特許庁

To control a threshold voltage of an N-channel MOSFET surely while preventing the threshold voltage of a P-channel MOSFET from being raised.例文帳に追加

ＰチャネルＭＯＳＦＥＴの閾値電圧の上昇を防ぎつつ、ＮチャネルＭＯＳＦＥＴの閾値電圧の制御を確実に行う。 - 特許庁

Voltage resistance in the positive direction can be obtained by the MOSFET 10 and that in the negative direction can be obtained by the MOSFET 11.例文帳に追加

正方向の耐圧はＭＯＳＦＥＴ１０により、負方向の耐圧はＭＯＳＦＥＴ１１により得ることができる。 - 特許庁

The sub MOSFET 15 is connected between a drain electrode D1 and a gate electrode G1 of the main MOSFET 14.例文帳に追加

副ＭＯＳＦＥＴ１５は主ＭＯＳＦＥＴ１４のドレイン電極Ｄ１とゲート電極Ｇ１との間に接続されている。 - 特許庁

A MOSFET is manufactured as an SOI(silicon on insulator) having the intermediate layer of oxide and a comparatively thin active layer overlapped on the layer of a substrate.例文帳に追加

MOSFETを、酸化物の中間層及び基板の層上に重なる比較的薄い活性層を有するSOI（silicon on insulator）素子として製造する。 - 特許庁

The power MOSFET is a trench gate vertical P-channel MOSFET, and the conductivity type of its gate electrode 6 is a P-type.例文帳に追加

パワーＭＯＳＦＥＴがトレンチゲート縦型ＰチャネルＭＯＳＦＥＴであって、そのゲート電極６の導電型をＰ型とする。 - 特許庁

To provide a MOSFET element, which suppresses its drift resistance and has a low on-resistance for its high breakdown voltage, and the manufacturing method of the MOSFET element.例文帳に追加

ドリフト抵抗を抑えて、高耐圧で低オン抵抗を有するＭＯＳＦＥＴ素子およびその製造方法を提供する。 - 特許庁

The operating point shift circuit 25 comprises the fourth MOSFET 4 connected to the third MOSFET 3 in parallel and a voltage supply source 14 for supplying the fourth MOSFET 4 with a gate voltage which makes the fourth MOSFET 4 operate in a saturation region.例文帳に追加

この動作点シフト回路25は、第３のＭＯＳＦＥＴ３と並列接続される第４のＭＯＳＦＥＴ４と、第４のＭＯＳＦＥＴ４を飽和領域で動作させるゲート電圧を第４のＭＯＳＦＥＴ４に供給する電圧供給源14と、からなる。 - 特許庁

The first control terminal is configured to apply a voltage to the first node so that capacitance of the first MOSFET and the second MOSFET is decreased when the first MOSFET and the second MOSFET are OFF state.例文帳に追加

前記第１制御端子は、前記第１ＭＯＳトランジスタと前記第２ＭＯＳＦＥＴとがオフ状態であるときに、前記第１ノードに対して、前記第１ＭＯＳＦＥＴ及び前記第２ＭＯＳＦＥＴに生じる容量が少なくなるような電圧を印加する。 - 特許庁

The monitor unit includes an N-type MOSFET for leak current cancellation which adds a source-drain current to the drain of the monitor N-type MOSFET when a gate and a source of the N-type MOSFET for leak current cancellation have substantially equal potential.例文帳に追加

モニタ部は、リーク電流キャンセル用Ｎ型ＭＯＳＦＥＴを有し、そのゲートとソースが略同電位である際のソース−ドレイン間の電流をモニタ用Ｎ型ＭＯＳＦＥＴのドレインに加算する。 - 特許庁