MOSFETを含む例文一覧と使い方
該当件数 : 2423件
METHOD OF MANUFACTURING SUBSTITUTE FOR DUAL GATE OXIDE OF MOSFET例文帳に追加
MOSFETS用デュアル・ゲート酸化物の代替物を製造する方法 - 特許庁
SEMICONDUCTOR DEVICE EQUIPPED WITH LONGITUDINAL MOSFET AND MANUFACTURING METHOD THEREFOR例文帳に追加
縦型MOSFETを備えた半導体装置およびその製造方法 - 特許庁
To attain a capacitor input type full-wave rectifier circuit only with n-channel MOSFETs.例文帳に追加
コンデンサインプット型全波整流回路をnチャンネルMOSFETのみで実現する。 - 特許庁
MOSFET ELEMENT WITH SUPERFINE CHANNEL AND ITS MANUFACTURING METHOD例文帳に追加
超微細チャンネルを有するMOSFET素子及びその製造方法 - 特許庁
METHOD FOR CONTROLLING PWM CONTROL CIRCUIT PROVIDED WITH POWER MOSFET例文帳に追加
パワーMOSFETを備えたPWM制御回路の制御方法 - 特許庁
To provide a MOSFET device for realizing a high performance by decreasing deterioration in the driving force due to self heat generation of a channel part of the MOSFET.例文帳に追加
MOSFETのチャネル部の自己発熱に起因する駆動力劣化の軽減を図り、MOSFETデバイスの高性能化を実現する。 - 特許庁
To provide the design method of a partially depleted type SOI- MOSFET with a body contact area capable of keeping a body voltage more fixedly without fluctuations.例文帳に追加
ボディ電圧の変動をふらつかせず、より一定に保つことができるボディコンタクト領域付き部分空乏型SOI-MOSFETの設計方法を提供する。 - 特許庁
Thereby, a short-channel generated between the source and drain of the MOSFET can be suppressed.例文帳に追加
これにより、ソース、ドレイン間のショートチャネルを抑制することができる。 - 特許庁
To eliminate possibility of simultaneous conduction of an MOSFET 1 and an MOSFET 2 driving an IGBT while improving reliability and reducing cost by reducing the number of components.例文帳に追加
部品数を低減することにより信頼性を向上させかつコストを低減しつつ、IGBTを駆動するMOSFET1,MOSFET2の同時導通のおそれを排除する。 - 特許庁
LATERAL TYPE HIGH-DIELECTRIC-STRENGTH MOSFET AND SEMICONDUCTOR DEVICE EQUIPPED THEREWITH例文帳に追加
横型高耐圧MOSFET及びこれを備えた半導体装置 - 特許庁
To automate extraction, verification, and display of MOSFETs constituting a current mirror circuit.例文帳に追加
カレントミラー回路を構成するMOSFETの抽出、検証、表示を自動化する。 - 特許庁
REGULATION OF MOSFET THRESHOLD VOLTAGE ACCOMPANYING CONTROL OF METAL GATE STACK例文帳に追加
金属ゲートスタック制御を伴うMOSFETしきい値電圧調整 - 特許庁
METHOD OF EXTRACTING HIGH PRECISION MOSFET MODEL FOR DESIGNING ANALOG CIRCUIT例文帳に追加
アナログ回路設計用の高精度MOSFETモデル抽出方法 - 特許庁
METHOD AND CIRCUIT FOR LIMITING OVERCURRENT USING MOSFET SWITCH例文帳に追加
MOSFETのスイッチを用いる過電流制限の方法及び回路 - 特許庁
A diode which applies a bias voltage to the back gate of the MOSFET by which the 1/F noise is reduced is disposed adjacently to the MOSFET.例文帳に追加
1/Fノイズを低減させようとしているMOSFETに隣接して、そのバックゲートにバイアス電圧を与えるためのダイオードを配置する。 - 特許庁
CURRENT DETECTION METHOD AND CURRENT CONTROL METHOD FOR POWER MOSFET例文帳に追加
パワーMOSFETの電流検出方法および電流制御方法 - 特許庁
To realize a high switching speed semiconductor relay using a MOSFET as a relay.例文帳に追加
スイッチングが高速な半導体リレーを実現することを目的にする。 - 特許庁
In a CMOS circuit, the MOSFET operates in a saturated region.例文帳に追加
CMOS回路において、MOSFETは飽和領域で動作する。 - 特許庁
When the third MOSFET 5 is off, a stable gate bias voltage is ensured by the gate input capacity of the first diode 8 and the third MOSFET 5, so that reflux current flows through the fourth MOSFET 10.例文帳に追加
また、第1MOSFET2がオフになると、第1ダイオード8と第3MOSFET5のゲート入力容量により安定したゲートバイアス電圧が確保されるため第4MOSFET10に環流電流が流れる。 - 特許庁
Then, a film 22 including a second metal is formed in the N-channel MOSFET formation area 80 and the P-channel MOSFET formation area 82, and the film 22 is removed from the N-channel MOSFET formation area 80.例文帳に追加
次いで、NチャネルMOSFET形成領域80とPチャネルMOSFET形成領域82に第2金属を含む膜22を形成し、NチャネルMOSFET形成領域80から膜22を除去する。 - 特許庁
To allow each of a first MOSFET formed at a logic part, a second MOSFET formed at an I/O part, and a third MOSFET formed at an ESD protective part exhibits expected functions.例文帳に追加
ロジック部に形成される第1のMOSFET、I/O部に形成される第2のMOSFET及びESD保護部に形成される第3のMOSFETがそれぞれ求められる機能を発揮できるようにする。 - 特許庁
In the fabrication process of a vertical MOSFET, an n-type vertical MOSFET becoming an actual product and a p-type lateral MOSFET for evaluation having a gate electrode structure identical to that of the vertical MOSFET are fabricated on the same semiconductor substrate 11 by performing ion implantation for forming the source region 17 of the vertical MOSFET while masking the forming region of the lateral MOSFET.例文帳に追加
縦型MOSFETの製造プロセスにおいて、横型MOSFETの形成領域をマスクした状態で、縦型MOSFETのソース領域17を形成するためのイオン注入をおこなうことにより、同一半導体基板11上に、実際の製品となるn型の縦型MOSFETとともに、その縦型MOSFETと同じゲート電極構造を有する評価用のp型の横型MOSFETを作製する。 - 特許庁
The value of an electric current flowing to a MOSFET 14 is controlled by supplying a bias voltage generated by means of a bias circuit 15b to the gate of the MOSFET 14.例文帳に追加
バイアス回路15bで生成されたバイアス電圧をMOSFET14のゲートに供給してMOSFET14に流れる電流値を制御する。 - 特許庁
To decrease ON resistance furthermore in a storage mode MOSFET.例文帳に追加
蓄積モードのMOSFETにおいて、さらなるオン抵抗の低減を図る。 - 特許庁
To reduce an on-resistance per chip area of a horizontal power MOSFET.例文帳に追加
横形パワーMOSFETのチップ面積当たりのオン抵抗を低減する。 - 特許庁
The temperature of the power MOSFET 16b is monitored by the temperature sensor 17b.例文帳に追加
パワーMOSFET16bの温度は、温度センサ17bによってモニタする。 - 特許庁
To protect the gate oxide film of an MOSFET against breakdown due to overvoltage.例文帳に追加
MOSFETのゲート酸化膜が過電圧破壊することを防止する。 - 特許庁
The reverse short channel effect induced by the means described hereinbefore is offset by the short channel effect, to restrain the short channel effect in the high-pressure MOSFET.例文帳に追加
上記の手段で誘起させた逆短チャネル効果と、短チャネル効果とを相殺させることによって、高耐圧MOSFETの短チャネル効果を抑制することができる。 - 特許庁
Also, the gate width W of the MOSFET MP3a, MP3b, MP3c, and MP3d is made to be half of the gate width W of the MOSFET MPA.例文帳に追加
また、これらMOSFET MP3a、MP3b、MP3c、MP3dのゲート幅Wを、MOSFET MPAのゲート幅Wの半分にする。 - 特許庁
A second p-type MOSFET 18 is connected between the first p-type MOSFET and the power potential end, and a first control signal is supplied to the gate thereof.例文帳に追加
第2p型MOSFET18は、第1p型MOSFETと電源電位端との間に接続され、ゲートに第1制御信号が供給される。 - 特許庁
METHOD OF MANUFACTURE OF FIRST MOSFET AND SECOND MOSFET IN DIFFERENT ELECTRICALLY INSULATED ACTIVE REGIONS OF SEMICONDUCTOR SUBSTRATE例文帳に追加
半導体基体の電気的に絶縁された異なる活性領域内に第1のMOSFETトランジスタおよび第2のMOSFETトランジスタを作成する方法 - 特許庁
To provide a method for detecting a current of a DC-DC converter for detecting the current by using a protective MOSFET switched on in a normal time, and to provide the DC-DC converter.例文帳に追加
常時スイッチオンしている保護用のMOSFETを用いて、電流検出を行うDC・DCコンバータの電流検出方法およびそのDC・DCコンバータを提供する。 - 特許庁
To provide higher performance and ultra-low power consumption technique which does not depend upon microfabrication technique for manufacture of an MOSFET serving as kernels of various electronic apparatuses.例文帳に追加
各種電子機器の中枢であるMOSFETの製造において,微細化技術に頼らない高性能化および超低消費電力化技術を提供する。 - 特許庁
A p^+-region is formed by using the source/drain of a MOSFET.例文帳に追加
p+領域は、MOSFETソース/ドレインを用いて形成することになる。 - 特許庁
A drain D of a MOSFET 190 is connected to a first lead frame 150 connected to an input terminal 170, and the MOSFET 190 is fixed.例文帳に追加
入力端子170に接続した第1リードフレーム150に対してMOS FET190のドレインDを接続し、MOS FET190を固定する。 - 特許庁
The MOSFET (P4) is turned on when the potential of the output (Vout) is changed from high potential to low potential by a MOSFET (N1) arranged on the lower arm side of the circuit (10).例文帳に追加
MOSFET(P4)は、下アーム側のMOSFET(N1)によって前記出力(Vout)の電位が高電位から低電位に変化する際にオンする。 - 特許庁
To provide a trench type MOSFET which provides a greater cell packing density and lower on-resistance while maintaining acceptable levels of leakage current when the MOSFET a is in an off-state.例文帳に追加
トレンチ型MOSFETにおいて、オフ状態時の漏れ電流レベルを許容範囲に維持しつつ、セルのパッキング密度を高めかつオン抵抗を低くする。 - 特許庁
The control part 30 controls the ON/OFF of the Nch type MOSFET 101.例文帳に追加
制御部30は、Nch型MOSFET101のオンオフを制御する。 - 特許庁
Heat that MOSFET 11 emits is also radiated in the pad P3.例文帳に追加
又、パッドP3においても、MOSFET11が発した熱が放熱される。 - 特許庁
An n-channel-type MOSFET 7U is arranged on the side of the power source Vs of a brushless motor 1, and a p-channel-type MOSFET 8U is arranged on the side of a ground GND.例文帳に追加
ブラシレスモータ1の電源Vs側にNチャンネル形MOSFET7Uを配置し、接地GND側にはPチャンネル形MOSFET8Uを配置する。 - 特許庁
When the level of a control voltage Vctrl is high (an oscillated frequency fosc is high), only the P-MOSFET M1 is conductive but a P-MOSFET M2 is not conductive.例文帳に追加
制御電圧Vctrlが高い時には(発振周波数foscは高い)、P−MOSFETのM1のみをオンしM2はオフである。 - 特許庁
To improve the reliability of a trench lateral power MOSFET.例文帳に追加
トレンチ横型パワーMOSFETにおいて、装置の信頼性を高めること。 - 特許庁
To manufacture a high-performance trench gate type MOSFET with a high yield.例文帳に追加
高性能のトレンチゲート型のMOSFETを高い歩留まりで製造する。 - 特許庁
Relating to a silicon carbide trench MOSFET, a semiconductor device has both a region of low p-body width concentration and narrow width, and a region of high p-body concentration and wide width.例文帳に追加
炭化珪素トレンチMOSFETにおいて、pボディ幅濃度が低く幅が狭い領域とpボディ濃度が高く幅が広い領域を併せ持つ半導体装置とする。 - 特許庁
A regulator 10 used for charging the output of an ACG (AC Generator) 1 to a battery 3 includes a first MOSFET 30 and a second MOSFET 40.例文帳に追加
ACG1の出力をバッテリ3に充電するために使用するレギュレータ10に第1MOSFET30および第2MOSFET40を備える。 - 特許庁
Second gate electrodes (49, 92) control the second MOSFET device (42).例文帳に追加
第2ゲート電極(49,92)は、第2MOSFETデバイス(42)を制御する。 - 特許庁
To provide a production method for MOSFET element, having metal gate with which an excessively shallow junction can be formed and a SAC process can be applied as a post-process.例文帳に追加
過度に浅い接合を形成することができ、後続工程としてSAC工程の適用が可能な金属ゲートを有するMOSFET素子の製造方法を提供する。 - 特許庁
A P-MOSFET M1 is always conductive by its bias voltage and a current Icc corresponding to a current flowing to the P-MOSFET M1 is supplied to an amplifier 3.例文帳に追加
P−MOSFETM1は、バイアス電圧により常にオンし、これに流れる電流に対応した電流Iccを増幅器3に供給する。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|