「Slave clock」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

MASTER/SLAVE CLOCK SYSTEM FOR SHIP例文帳に追加

船舶用親子時計システム - 特許庁

The slave latch includes a slave data circuit, a slave latch circuit, and a slave clock circuit.例文帳に追加

スレーブラッチは、スレーブデータ回路、スレーブラッチ回路、及びスレーブクロック回路を含む。 - 特許庁

SLAVE SYNCHRONIZATION CLOCK SIGNAL GENERATOR例文帳に追加

従属同期クロック信号生成装置 - 特許庁

WIRELESS MASTER-AND-SLAVE CLOCK SYSTEM, AND TIME ACQUIRING DEVICE例文帳に追加

無線式親子時計システム及び時刻取得装置 - 特許庁

TRANSMISSION SYSTEM, SLAVE TRANSMISSION DEVICE AND CLOCK SYNCHRONIZATION METHOD例文帳に追加

伝送システム、スレーブ伝送装置及びクロック同期方法 - 特許庁

The clock generator 4 supplies the clock signal to the switch in-slave section 21 corresponding to the accessed slave 3 on the basis of the clock request signal.例文帳に追加

クロックジェネレータ４は、クロック要求信号に基づいてアクセス先のスレーブ３に対応するスイッチ内スレーブ部２１へクロック信号を供給する。 - 特許庁

Moreover, the slave terminals B-1 to B-3 are clock type devices.例文帳に追加

また、各子端末Ｂ−１〜Ｂ−３は腕時計型である。 - 特許庁

When the clock master receives the 1st timing cell, the clock master generates a 2nd timing cell and transmits the 2nd timing cell to the clock slave.例文帳に追加

第１のタイミングセルを受け取ると、クロックマスタは第２のタイミングセルを生成してクロックスレーブに送出する。 - 特許庁

A phase locked oscillator 15b of a slave station B generates a slave clock (b) synchronized with the phase varied reference clock (a) (reference clock (a)+ Δf) and transmits the slave clock to the master station 10A via the transmission line 20a.例文帳に追加

従属局Ｂの位相同期発振器１５ｂは、該位相変動した基準クロックａ（基準クロックａ＋Δｆ）に同期した従属クロックｂを生成し、これを伝送路２０ａを介して主局１０Ａに伝送する。 - 特許庁

The slave-only interface 3-1 performs clock conversion so that the data are synchronized with the clock obtained by dividing the frequency of the operating clock CLK(a) of the slave device by an integer, and then outputs the data to the slave-only bus 1-a.例文帳に追加

また、スレーブ専用インタフェース３−ａは、スレーブ装置の動作クロックＣＬＫ（ａ）を整数分周したクロックにデータが同期するようにクロック変換してスレーブ専用バス１−ａに出力する。 - 特許庁

To certify whether a synchronization clock is accurately obtained in a clock slave side device.例文帳に追加

クロックスレーブ側装置において、正確に同期クロックが得られているのか否かを確証可能とする。 - 特許庁

To provide a clock distribution circuit where abnormality in a clock generation on a master clock generation system and a reset signal of a master side clock generation system does not affect a slave clock generation system.例文帳に追加

マスタ側クロック生成系の生成クロックやリセット信号に発生した異常がスレーブ側クロック生成系に波及しないクロック分配回路を提供する。 - 特許庁

Thus, the current clock master becomes a mobile station of a slave mode (S54), and the mobile station in a slave mode becomes a new clock master at the same time (S58).例文帳に追加

これにより、現クロックマスタがスレーブモードの移動局となると同時に（Ｓ５４）、スレーブモードの移動局が新たなクロックマスタとなる（Ｓ５８）。 - 特許庁

To appropriately deal with out-of-synchronism in which clocks are not synchronized between a master node and a slave node, in a clock synchronization system for synchronizing the clock of the slave node with the clock of the master node.例文帳に追加

スレーブノードのクロックをマスタノードのクロックに同期させるクロック同期システムにおいて、マスタ／スレーブ間のクロックが同期していない場合の同期のズレに適切に対処する。 - 特許庁

In the meantime, the slave transmission device has a second calculation part for calculating a second differential value indicating a differential value between the common clock and a slave clock which is a clock used in the present device.例文帳に追加

一方、スレーブ伝送装置は、共通クロックと自装置で用いるクロックであるスレーブクロックとの差分値を示す第二の差分値を算出する第二の算出部を備える。 - 特許庁

To return the sampling clock SK of each slave station of a main-rear integrated type protective relay device, in the restoration of a vanished common clock KA of each slave station, from an internal clock KB to the clock KA while minimizing the fluctuation by the slippage between the clock KA and the clock KB.例文帳に追加

主後一体形保護継電装置の各子局の消失した共通クロックＫ_A が復旧したときに、各子局のサンプリングクロックＳＫを、クロックＫ_A と内部クロックＫ_Bのずれによる変動を少なくして、クロックＫ_BからクロックＫ_A に戻す。 - 特許庁

To reduce a phase error of a clock signal supplied from each Slave DLL by providing a means of correcting delay quantities of delay lines which disperse by Slave DLLs.例文帳に追加

Slave DLL毎にばらついているディレイラインの遅延量を補正することが可能な手段を提供することにより、各Slave DLLから供給されるクロック信号の位相誤差を低減する。 - 特許庁

During restoring, during a failure of communication equipment for supplying a frame number from a master clock card to a slave clock card, from a clock self-running state to a normal operation state, the master clock card inherits a frame number generated by the slave clock card.例文帳に追加

マスタクロックカードからスレーブクロックカードへフレーム番号を供給する通信装置の故障時のクロック自走状態から正常運転状態へ復旧する際に、スレーブクロックカードが生成したフレーム番号を、マスタクロックカードが引き継ぐ。 - 特許庁

Slave units 200 and 300,... store clock information received by the receiver in the clock information storage memory 8.例文帳に追加

スレーブユニット２００，３００，・・は、レシーバで受信した時計情報を時計情報格納メモリ８に格納する。 - 特許庁

A slave station device 8 adds a slave station transmitting time TK1 of an internal clock to a data response signal transmission time.例文帳に追加

子局装置８は、データ応答信号送信時に内部時計の子局送信時刻ＴＫ１を付加する。 - 特許庁

A clock generated by a clock generation circuit 2 and a reception clock received from a slave unit 8 are applied to the phase detection circuit 6.例文帳に追加

位相検出回路６にはクロック発生回路２で発生したクロックとスレーブ装置８から受信した受信クロックを印加する。 - 特許庁

To provide a slave synchronization clock signal generator which supplies a clock signal without instantaneous interruption at the time of switch-over of a type of the clock signal for slave synchronization, and thereby supplies a clock signal to be supplied to equipment, having no disturbance.例文帳に追加

従属同期クロック信号生成装置に関し、従属同期用クロック信号の系切替え時に瞬断なくクロック信号を供給し、擾乱の無い装置供給用クロック信号を供給する。 - 特許庁

While legacy multiplex transmission devices 10-1 to 10-3 and legacy IP converters 12-1 to 12-3 are put in one group G1, master-slave relation of clock synchronization of one of a first clock slave and a second clock slave is set.例文帳に追加

レガシー多重伝送装置１０−１〜１０−３とレガシーＩＰ変換器１２−１〜１２−３の３組を１グループＧ１として、クロックマスタ、第１クロックスレーブ又は第２クロックスレーブのいずれかのクロック同期の主従関係を設定する。 - 特許庁

A frequency divider 17 of a master chip 101 frequency-divides a clock CK to generate a frequency division clock 33 and a frequency divider 27 of a slave chip 201 frequency-divides the clock CK to generate a frequency division clock 43.例文帳に追加

マスタチップ１０１の分周器１７及びスレーブチップ２０１の分周器２７は、いずれもクロックＣＫを分周してそれ分周クロック３３，４３を生成する。 - 特許庁

Clock information is outputted to a slave unit by a driver 10 and it is stored in a clock information storage memory 8.例文帳に追加

この時計情報をドライバ１０でスレーブユニットに出力し、かつ時計情報格納用メモリ８に格納する。 - 特許庁

A clock slave generates a 1st timing cell, which includes the information on transmission time and transmits the 1st timing cell to a clock master.例文帳に追加

クロックスレーブは、送出時刻の情報を含んだ第１のタイミングセルを生成し、クロックマスタに送出する。 - 特許庁

Consequently, the slave device S adopts the clock counting the time from the reference time as a new clock.例文帳に追加

これにより、スレーブ装置Ｓは、前記基準時刻から計時を行っている時計を新たな時計として採用する。 - 特許庁

TIME SYNCHRONIZATION AID DEVICE, CLOCK SYNCHRONIZATION DEVICE, MASTER COMMUNICATION STATION, AND SLAVE COMMUNICATION STATION例文帳に追加

時間同期支援装置、クロック同期装置、マスタ通信局及びスレーブ通信局 - 特許庁

The master device also has a reference clock pulse-generating device 24 and transmits a reference clock signal generated by this reference clock pulse-generating device to the slave device.例文帳に追加

マスタ装置が基準クロック・パルス発生装置２４を有し、この基準クロック・パルス発生装置が発生した基準クロック信号をスレーブ装置に伝送する。 - 特許庁

A clock synchronization unit 100a and a clock synchronization unit 100b output clock CLK2, CLK4 that are highly phase-locked to a slave unit 200.例文帳に追加

クロック同期装置１００ａとクロック同期装置１００ｂは、高精度に位相同期させたクロックＣＬＫ２とＣＬＫ４を従装置２００に出力する。 - 特許庁

A master latch 110 and a slave latch 120 operate in compliance with a basic clock ck0, and constitutes a master-slave type flip-flop.例文帳に追加

マスターラッチ１１０およびスレーブラッチ１２０は基本クロックｃｋ０に従って動作し、マスタースレーブ型フリップフロップを構成する。 - 特許庁

A current source A generates an operating current A for the master clock circuit, the master data circuit, and the slave data circuit, and a current source B generates an operating current B for the slave clock circuit, the master latch, and the slave latch.例文帳に追加

電流源Ａは、マスタークロック回路、マスターデータ回路、及びスレーブデータ回路に対する作動電流Ａを発生し、電流源Ｂは、スレーブクロック回路、マスターラッチ、及びスレーブラッチに対する作動電流Ｂを発生する。 - 特許庁

To realize a clock synchronization master selection device that can take synchronization of a clock of a slave unit, even for transmission stop of a clock synchronizing signal in a clock synchronization master, and to realize a clock synchronization master selection method.例文帳に追加

クロック同期マスタにおけるクロック同期信号の送信停止時においても、スレーブ機器のクロックの同期をとることができるようにするクロック同期マスタ選択装置、及びクロック同期マスタ選択方法を実現する。 - 特許庁

The slave clock which received the time information corrects the point of time and displays the exact time.例文帳に追加

時刻情報を受信した子時計は、時刻修正して正確な時間を表示する。 - 特許庁

To secure a stable operation by correcting the clock setup of a slave device from a master device.例文帳に追加

親機から子機の時計設定を補正することにより、安定した動作を確保する。 - 特許庁

The slave station device 8 calculates a data residence average time t5 on the basis of a slave station receiving time TK4, calculates a deviation Δt between the master station master clock 2 and a slave station internal clock 12, and modifies the internal clock 12 to synchronize the times if the deviation exceeds a prescribed value.例文帳に追加

子局装置８は、子局受信時刻ＴＫ４により、データ滞留平均時間ｔ５を算出し、親局マスタ時計２と子局装置内部時計１２との偏差Δｔを算出し、所定値を越えたら、内部時計１２を修正し、時刻を同期させる。 - 特許庁

A start up completion monitoring part 38 on the clock slave side, in response to detecting that a reception buffer clock control part 37 has cleared a reception buffer, transmits a packet showing that it is detected that the reception buffer has been cleared on the clock slave side, from a packet assembling part 26.例文帳に追加

クロックスレーブ側のスタートアップ完了監視部３８は、受信バッファ・クロック制御部３７が受信バッファをクリアした事を検出して、その旨を示すパケットをパケット組立部２６から送出させる。 - 特許庁

To determine presence/absence of a clock loop connection state by erroneous connection regarding a clock phase synchronization circuit in a slave synchronization network.例文帳に追加

従属同期網に於けるクロック位相同期回路に関し、誤接続によるクロックループ接続状態の有無を判定する。 - 特許庁

A procedure of synchronizing a clock of one wireless channel device (slave) to a frame synchronizing clock of the other wireless channel device (master) of a pair of facing wireless nodes which share a wireless link, and a procedure of synchronizing the clock of the master to the clock of the slave in the wireless node in which the master and the slave sets are accommodated are included.例文帳に追加

無線リンクを共有して対向する一対の無線ノードの一方の無線チャネル装置（マスタ）のフレーム同期用クロックに他方の無線チャネル装置（スレーブ）のクロックを同期させる手順と、マスタおよびスレーブが収容されている無線ノードにおいて、前記スレーブのクロックにマスタのクロックを同期させる手順とを含む。 - 特許庁

A slave node uses a packet periodically transmitted from a master node via a packet switched network (PSN) to synchronize a clock of the slave node to that of the master node.例文帳に追加

スレーブノードは、マスターノードからＰＳＮを介して定期的に送信されるパケットを利用して、自身のクロックをマスターノードに同期させる。 - 特許庁

When the clock slave receives the 2nd timing cell, the clock slave acquires its receiving time and calculates transmission delay, on the basis of the receiving time and timing information included in the timing cell.例文帳に追加

クロックスレーブは、第２のタイミングセルを受け取るとその受け取り時刻を取得し、その受け取り時刻とタイミングセルに含まれるタイミング情報とに基づいて、伝送遅延を算出する。 - 特許庁

To provide a clock synchronizing method and communication system in which excellent clock synchronism is achieved by a clock packet when transmitting a packet including the clock packet from a master device to a slave device.例文帳に追加

マスター装置からスレーブ装置にクロックパケットを含むパケットが送信される場合にそのクロックパケットにより良好なクロック同期を実現することができるクロック同期方法及び通信システムを提供する。 - 特許庁

The slave device 30 includes a clock signal generating part 32 generating a slave side clock signal CLKSOUT, a phase adjusting circuit, output circuits 331 to 33m outputting a transmission data signal in response to the slave side clock signal CLKSOUT and a timing reference signal output circuit 34.例文帳に追加

スレーブデバイス３０は、スレーブ側クロック信号ＣＬＫ_Ｓ^ＯＵＴを生成するクロック信号生成部３２と、位相調整回路と、スレーブ側クロック信号ＣＬＫ_Ｓ^ＯＵＴに応答して伝送データ信号を出力する出力回路３３_１〜３３_ｍと、タイミング基準信号出力回路３４とを含む。 - 特許庁

To output a clock selection signal which satisfies a switching specification determined between a clock generating device and slave devices even when the number of slave devices to be connected to the clock generating device changes and load capacity of a connection destination changes.例文帳に追加

クロック生成装置に接続されるスレーブ装置の数が変化し、接続先の負荷容量が変動したとしても、クロック生成装置とスレーブ装置間で定められた切り替え仕様を満たすクロック選択信号を出力する。 - 特許庁

The multiprocessor system includes a plurality of masters, at least one first type slave that operates with a first clock frequency, and at least one second type slave that operates with a second clock frequency higher than the first clock frequency.例文帳に追加

マルチプロセッサシステムは複数のマスタと、第１クロック周波数で動作する少なくとも一つの第１類型のスレーブ、及び第１クロック周波数より高い第２クロック周波数で動作する少なくとも一つの第２類型のスレーブを含む。 - 特許庁