「TRANSISTOR CELL」に関連した英語例文の一覧と使い方(3ページ目)

Weblio 辞書 > 英和辞典・和英辞典 > TRANSISTOR CELLに関連した英語例文

>"TRANSISTOR CELL"に完全一致する例文のみを検索する

セーフサーチ：オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

例文 (999件)

TRANSISTOR CELLの部分一致の例文一覧と使い方

該当件数 : 1323件

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 26 27 次へ＞

例文

To provide a semiconductor memory device, which can be fabricated in a small cell size as small as a one-transistor one-capacitor type cell, using a single-transistor two-capacitor type cell, having a large operation margin by the same design rule.例文帳に追加

動作マージンが大きい１トランジスタ２キャパシタ型セルを用いて、同一設計ルールにおいて１トランジスタ１キャパシタ型セルと同程度の小さなセルサイズを実現した半導体記憶装置を提供する。 - 特許庁

Also, as the input waveform of the inverter cell, the cell input waveform is used in the one-stage transistor structure cell and an input waveform calculated for the cell input waveform in a circuit simulation step 110 is used in the multi-stage transistor structure cell.例文帳に追加

また、前記インバータセルの入力波形として、一段トランジスタ構造セルではそのセル入力波形を用い、多段トランジスタ構造セルでは、回路シミュレーションステップ110でセル入力波形に対して計算した入力波形を用いる。 - 特許庁

The integrated circuit apparatus is provided with a memory cell having a cell transistor in which a word line is connected to a gate, and a ferroelectric capacitor in which electrodes of one end and the other end are connected respectively between a source and a drain of the cell transistor, and the memory cell has a memory cell block in which a plurality of memory cells are connected in series.例文帳に追加

ワード線がゲートに接続されたセルトランジスタと、セルトランジスタのソースとドレインとの間に一端と他端の電極がそれぞれ接続された強誘電体キャパシタとを有するメモリセルを備え、このメモリセルが複数個直列に接続されたメモリセルブロックを有する。 - 特許庁

The source and drain regions of a memory cell transistor are formed on a semiconductor substrate, and after the gate electrode structure of the memory cell transistor and a selection transistor are formed on the semiconductor substrate, the source region of the selection transistor is formed to partially overlap the drain region of the memory cell transistor.例文帳に追加

半導体基板にメモリセルトランジスタのソース及びドレイン領域を形成し、半導体基板上にメモリセルトランジスタ及び選択トランジスタのゲート電極構造を形成した後に、メモリセルトランジスタのドレイン領域と部分的に重ねて選択トランジスタのソース領域を形成する。 - 特許庁

例文

A memory cell transistor of the NOR flash memory shares a source diffusion layer 28b with another memory cell transistor adjacent in one of column directions and shares a drain diffusion layer 28a with further another memory cell transistor adjacent in the other column directions.例文帳に追加

ＮＯＲ型フラッシュメモリのメモリセルトランジスタは、列方向の一方で隣接する他のメモリセルトランジスタとソース拡散層２８ｂを共有するとともに、列方向の他方で隣接するさらに他のメモリセルトランジスタとドレイン拡散層２８ａを共有する。 - 特許庁

例文

To provide an operation method of a single layer polysilicon/single transistor OTP memory cell.例文帳に追加

単層ポリシリコン・単一トランジスターＯＴＰメモリーセルの動作方法を提供する。 - 特許庁

SEMICONDUCTOR DEVICE INCLUDING CELL TRANSISTOR HAVING RECESSED CHANNEL STRUCTURE AND ITS MANUFACTURING METHOD例文帳に追加

リセスチャネル構造を有するセルトランジスタを含む半導体装置およびその製造方法 - 特許庁

The semiconductor device includes at least one transistor of at least one nonvolatile storage cell.例文帳に追加

半導体装置は、少なくとも１つの不揮発性記憶セルの少なくとも１つのトランジスタを含む。 - 特許庁

A storage node pad 71s is formed on the source region 61s of each cell transistor.例文帳に追加

各セルトランジスタのソース領域６１ｓの上にストレージノードパッド７１ｓを形成する。 - 特許庁

例文

A source of a cell transistor is connected selectively to the virtual ground line by ROM data being written.例文帳に追加

書込むＲＯＭデータによって仮想接地ラインにセルトランジスタのソースを選択的に連結する。 - 特許庁

例文

The potential of the sense node N1 is amplified in the image cell Ca by a third transistor T3.例文帳に追加

そのセンスノードＮ１の電位を第３トランジスタＴ３により画像セルＣａ内で増幅する。 - 特許庁

An aluminum electrode 2 is connected to the n^+ diffusion region 1, and is formed to surround the transistor cell.例文帳に追加

アルミ電極２は、ｎ^+拡散領域１に接続し、トランジスタセルを取り囲むように形成される。 - 特許庁

To improve reliability of a semiconductor device having a vertical transistor for memory cell selection.例文帳に追加

メモリセル選択用の縦型トランジスタを有する半導体装置の信頼性を向上させる。 - 特許庁

To provide an effective method for supplying a prescribed voltage to a memory cell transistor.例文帳に追加

メモリセルトランジスタに所定の電圧を供給するための効果的な手法を提供する。 - 特許庁

A cell transistor 22 is formed on a silicon substrate 21 to turn a current path ON or OFF.例文帳に追加

セルトランジスタ２２はシリコン基板２１に形成され、電流経路のオン、オフを制御する。 - 特許庁

TRANSISTOR HAVING EXTREMELY SHORT GATE SHAPE AND MEMORY CELL, AND THEIR MANUFACTURING METHOD例文帳に追加

非常に短いゲート形状を有するトランジスタとメモリセル、及びその製造方法 - 特許庁

SEMICONDUCTOR MEMORY AND METHOD FOR DISCRIMINATING CHANGE OF THRESHOLD VALUE OF MEMORY CELL TRANSISTOR例文帳に追加

半導体記憶装置およびそのメモリセルトランジスタのしきい値の変化を判別する方法 - 特許庁

The normal memory cell MC has a tunnel magnetoresistive element TMR and an access transistor ATR.例文帳に追加

正規メモリセルＭＣは、トンネル磁気抵抗素子ＴＭＲおよびアクセストランジスタＡＴＲとを含む。 - 特許庁

Each transistor cell has a substantially constant doping concentration in the channel region.例文帳に追加

各トランジスタ・セルは、チャネル領域においてほぼ一定のドーピング濃度を有する。 - 特許庁

A gate of a transistor constituting each memory cell extends in a row direction.例文帳に追加

各メモリセルを構成するトランジスタのゲートは、行方向に沿って延在する。 - 特許庁

SEMICONDUCTOR DEVICE WITH NONVOLATILE MEMORY CELL AND FIELD EFFECT TRANSISTOR AND MANUFACTURE THEREOF例文帳に追加

不揮発性メモリセルと電界効果トランジスタとを備えた半導体装置およびその製造方法 - 特許庁

The memory cell includes one transistor (10) and a data storage section (12) having mask wiring.例文帳に追加

メモリセルは、１個のトランジスタ（１０）とマスク配線で構成されるデータ記憶部（１２）とで構成される。 - 特許庁

STATIC RANDOM ACCESS MEMORY CELL OF TWO TRANSISTOR AND ITS DRIVING METHOD例文帳に追加

２個トランジスタのスタティックランダムアクセスメモリーセルとその駆動方法 - 特許庁

VOLATILE MEMORY-CELL TRANSISTOR INCLUDING GATE DIELECTRIC FILM WITH CHARGE TRAP AND METHOD OF MANUFACTURING SAME例文帳に追加

電荷トラップを有するゲート誘電体を含む揮発性メモリセルトランジスタ及びその製造方法 - 特許庁

HYBRID 5F2 CELL LAYOUT FOR BURIED SURFACE STRAP ALIGNED WITH VERTICAL TRANSISTOR例文帳に追加

縦型トランジスタに位置合せされた埋込み表面ストラップ用のハイブリッド５Ｆ２セル・レイアウト - 特許庁

To reduce fluctuation of a gate width of a readout transistor while suppressing increase of a memory cell area.例文帳に追加

モリセルの面積の増大を抑制しつつ、読み出しトランジスタのゲート幅が変動を低減させる。 - 特許庁

Transistor gate wirings TGLA, TGLB are arranged along the Y direction for each memory cell column.例文帳に追加

メモリセル列ごとに、Ｙ方向に沿ってトランジスタゲート配線ＴＧＬＡ，ＴＧＬＢが配置される。 - 特許庁

ONE-TRANSISTOR TYPE DRAM TYPE MEMORY CELL, MANUFACTURING METHOD THEREOF AND INTEGRATE CIRCUIT例文帳に追加

１トランジスタ型ＤＲＡＭタイプメモリセル及びその製造方法並びに集積回路 - 特許庁

The last stage transistor cell 140 includes a plurality of transistors 141 connected in parallel.例文帳に追加

最終段のトランジスタセル１４０は、並列接続される複数のトランジスタ１４１を含む。 - 特許庁

The most front stage transistor cell 110 includes a plurality of transistors 111 connected in parallel.例文帳に追加

最前段のトランジスタセル１１０は、並列接続される複数のトランジスタ１１１を含む。 - 特許庁

In a subsequent sampling period, the cell transistor is turned ON or OFF according to storage data.例文帳に追加

その後のサンプリング期間に、セルトランジスタは、記憶データに応じてＯＮあるいはＯＦＦする。 - 特許庁

To narrow threshold distribution width of a memory cell transistor of a nonvolatile semiconductor device.例文帳に追加

不揮発性半導体装置のメモリセルトランジスタのしきい値分布幅を狭くする。 - 特許庁

One memory cell is constituted of a field effect transistor and a resistance change material 4.例文帳に追加

電界効果トランジスタと抵抗変化材４とにより１つのメモリセルが構成される。 - 特許庁

The read circuit 30 has a sense amplifier circuit 40 to detect a data value stored in a memory cell transistor 10 based on a current Icell flowing in the memory cell transistor 10 and a reference current Iref flowing in a dummy cell transistor 20, and a voltage control circuit 60 to supply a 1st voltage V1 to the gate of the dummy cell transistor 20.例文帳に追加

読み出し回路３０は、メモリセルトランジスタ１０に流れる電流Ｉｃｅｌｌとダミーセルトランジスタ２０に流れる基準電流Ｉｒｅｆとに基づいて、メモリセルトランジスタ１０に格納されたデータ値を検出するセンスアンプ回路４０と、ダミーセルトランジスタ２０のゲートに第１電圧Ｖ１を供給する電圧制御回路６０とを備える。 - 特許庁

To suppress asymmetry failure in device characteristics of a transistor, relating to a memory cell of SRAM.例文帳に追加