「TRANSISTOR CELL」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Further, the nonvolatile semiconductor storage device includes a cell transistor CT formed in the element region 10 and a selection transistor ST for selecting the cell transistor CT.例文帳に追加

また、素子領域１０に形成されたセルトランジスタＣＴとこのセルトランジスタＣＴを選択するための選択トランジスタＳＴとを含むメモリセルＭＣを備える。 - 特許庁

Similarly, a photoelectric conversion cell 33 adjacent to the photoelectric conversion cell 31 on the same line is formed of a PD 3, a reset transistor 7, and a pixel amplifying transistor 11 and switching transistor 15.例文帳に追加

光電変換セル３１と同一列において隣接する光電変換セル３３は、同様にＰＤ部３、リセットトランジスタ７、画素アンプトランジスタ１１及びスイッチングトランジスタ１５により形成されている。 - 特許庁

The reference memory cell 3 for testing includes a reference selection transistor T1r, and a reference cell transistor T2r connected to the reference selection transistor T1r in series.例文帳に追加

試験用基準メモリセル３は、基準選択トランジスタＴ１ｒと、該基準選択トランジスタＴ１ｒに直列接続された基準セルトランジスタＴ２ｒとを有する。 - 特許庁

Out of a cell region and a selective transistor region on a semiconductor substrate 100, the selective transistor region is etched so that a level difference can be formed between the selective transistor region and the cell region.例文帳に追加

半導体基板１００上のセル領域と選択トランジスタ領域のうち、その選択トランジスタ領域をエッチングし、その選択トランジスタ領域とセル領域との間に段差が生じるように形成する。 - 特許庁

One or both of the first selection transistor and the second section transistor for selecting the arranged memory cell transistor may be formed of the memory cell transistors functioning as the selection gates.例文帳に追加

配列されたメモリセルトランジスタを選択する、第1の選択トランジスタ、第2の選択トランジスタのいずれか一方或いは両方が、選択ゲートとして機能するメモリセルトランジスタによって形成されていてもよい。 - 特許庁

The photoelectric conversion cell 31 is formed of a PD 1, a reset transistor 5, and the transistor part composed of a pixel amplifying transistor 9 and switching transistor 13.例文帳に追加

光電変換セル３１は、ＰＤ部１と、リセットトランジスタ５、画素アンプトランジスタ９及びスイッチングトランジスタ１３からなるトランジスタ部とによって形成されている。 - 特許庁

The first transistor 54 and the second transistor 56 may be replaced by one transistor having drive capability corresponding to twice of drive capability of the transistor 60 of the memory cell C2.例文帳に追加

第１トランジスタ５４および第２トランジスタ５６を、メモリセルＣ２のトランジスタ６０が有する駆動能力の２倍に相当する駆動能力を有する１つのトランジスタに置き換えてもよい。 - 特許庁

In a memory cell, a first load transistor P1 and a second load transistor P2 are connected to a first drive transistor N1 and a second drice transistor N2 in a flip-flop state.例文帳に追加

メモリセルは、第１の負荷トランジスタＰ１及び第２の負荷トランジスタＰ２と、第１の駆動トランジスタＮ１及び第２の駆動トランジスタＮ２とがフリップフロップ接続されている。 - 特許庁

The second transistor is used as a switch when measuring the characteristic of the first transistor, and the first transistor is used as a switch when measuring the characteristic of the second transistor, in each of the cell circuits 2.例文帳に追加

各セル回路２において、第１のトランジスタの特性を測定するときは、第２のトランジスタがスイッチとして使用され、第２のトランジスタの特性を測定するときは、第１のトランジスタがスイッチとして使用される。 - 特許庁

In a first memory cell 10, access transistor Tr11, an access transistor Tr12, driver transistor Tr13, and driver transistor Tr14 are disposed in this order along its longitudinal direction.例文帳に追加

第１のメモリセル１０には、その長手方向に沿ってアクセストランジスタＴｒ１１、アクセストランジスタＴｒ１２、ドライバトランジスタＴｒ１３及びドライバトランジスタＴｒ１４がこの順で配置されている。 - 特許庁

In a SRAM, a power source of a word line driver 21 is supplied from a series node of a first transistor and a second transistor being same type and same size as a transfer transistor and a driver transistor of a memory cell 22 respectively.例文帳に追加

ＳＲＡＭは、メモリセルのトランスファトランジスタ及びドライバトランジスタと夫々同型式、同サイズの第１トランジスタ及び第２トランジスタの直列ノードからワード線ドライバの電源を供給する。 - 特許庁

To disclose such a technology that a data maintaining (Retention) property can be improved without losing a refresh information even when a power source is OFF state, by applying 1T-FET type (1 transistor-Field Effect Transistor Type) ferroelectric memory cell having nonvolatile property to DRAM.例文帳に追加

本発明は、不揮発性特性を有する1T-FET型(1 transistor-Field Effect Transistor Type)強誘電体メモリセルをDRAMに適用して電源のオフ時にもリフレッシュ情報を失わず、データ維持(Retention)特性を向上させることができるようにする技術を開示する。 - 特許庁

A semiconductor device comprises a multiple-value memory cell including a readout transistor having a back gate electrode and a writing transistor.例文帳に追加

バックゲート電極を有する読み出し用トランジスタと、書き込み用トランジスタと、を有する多値型メモリセルを用いる。 - 特許庁

This nonvolatile semiconductor memory comprises a memory cell including the memory transistor MT and the selection transistor ST.例文帳に追加

不揮発性半導体記憶装置は、メモリトランジスタＭＴと選択トランジスタＳＴとを含むメモリセルを備えている。 - 特許庁

Each pixel 1B includes a liquid crystal cell, display circuit 2A consisting of a thin film transistor, and light receiving circuit consisting of the thin film transistor similarly.例文帳に追加

各画素１Ｂは、液晶素子と、薄膜トランジスタで構成された表示回路２Ａと、同じく薄膜トランジスタで構成された受光回路とを含む。 - 特許庁

The gate control circuit corrects the gate potential of the pull-down transistor in a manner linked to the variations in the threshold voltage of the memory cell transistor.例文帳に追加

このゲート制御回路は、メモリセルトランジスタのしきい値電圧変動に連動してそのプルダウントランジスタのゲート電位を補正する。 - 特許庁

The memory cell comprises a selective transistor formed on the substrate 1, and a capacitor connected to the selective transistor.例文帳に追加

メモリセルは、基板１上に形成された選択トランジスタと、その選択トランジスタに接続されたキャパシタとを備える。 - 特許庁

The photo-sensitive cell includes a photo-diode 1, a transfer gate 2, a floating spreading layer part 3, an amplification transistor 4 and a reset transistor 5.例文帳に追加

感光セルは、フォトダイオード１、転送ゲート２、フローティング拡散層部３、増幅トランジスタ４、およびリセットトランジスタ５を含んでいる。 - 特許庁

The electric fuse memory includes a memory cell MC including a fuse element F and a first transistor TRB, an external terminal PAD, and a second transistor TRA.例文帳に追加

フューズ素子Ｆと第１トランジスタＴＲＢを含むメモリセルＭＣと、外部端子ＰＡＤと、第２トランジスタＴＲＡと、を有する。 - 特許庁

When a signal (L level) indicating failure in the cell is outputted from a battery protection IC 11, the transistor Q1 turned on and the transistor Q11 is turned off.例文帳に追加

セルの異常を示す信号（Ｌレベル）が電池保護ＩＣ１１から出力されると、トランジスタＱ１はオンし、トランジスタＱ１１はオフする。 - 特許庁

The reference transistor RT generates the reference current Iref used for sensing data stored in the memory cell transistor MC.例文帳に追加

リファレンストランジスタＲＴは、メモリセルトランジスタＭＣに記憶されたデータのセンスに用いられる基準電流Ｉｒｅｆを生成する。 - 特許庁

The memory cell (MC_1) of the MONOS type non-volatile memory is constituted of a control transistor (C_1) and a memory transistor (M_1).例文帳に追加

ＭＯＮＯＳ型不揮発性メモリのメモリセル（ＭＣ_1）は、コントロールトランジスタ（Ｃ_1）とメモリトランジスタ（Ｍ_1）とで構成されている。 - 特許庁

To provide a manufacturing method for forming a shallow diffusion layer between a cell transistor and a selection gate transistor while miniaturizing an element.例文帳に追加

素子の微細化を図りつつ、セルトランジスタと選択ゲートトランジスタとの間に浅い拡散層が形成できる製造方法を提供する。 - 特許庁

The source drain regions of the respective cell transistor TC and selection transistor STE are electrically connected in approximately the same plane.例文帳に追加

セルトランジスタＴＣと選択トランジスタＳＴＥの各々の一方のソース・ドレイン領域をほぼ同一面内において電気的に接続する。 - 特許庁

This cell has a pair of P channel transistor 22, 23 and a pair of N channel transistor 26, 27 connected as a bistable latch.例文帳に追加

双安定ラッチとして接続されたＰチャネル・トランジスタ対２２，２３とＮチャネル・トランジスタ対２６，２７とを有する。 - 特許庁

To form a CMOS transistor and memory cell transistor with no degradation in reliability and performance.例文帳に追加

信頼性及び性能を悪化させること無くＣＭＯＳトランジスタとメモリセルトランジスタとを形成する。 - 特許庁

A gate after oxide film of a MOS transistor in the memory cell is made thicker than a gate after oxide film of a MOS transistor in the peripheral circuit.例文帳に追加

メモリセル部におけるＭＯＳトランジスタのゲート後酸化膜を周辺回路部におけるＭＯＳトランジスタのゲート後酸化膜よりも厚くする。 - 特許庁

A memory cell 10 is provided with PLEDTR and a transistor N1 on a sense transistor STr.例文帳に追加

メモリセル１０は、センストランジスタＳＴｒの上にＰＬＥＤＴＲ、及びトランジスタＮ１を有している。 - 特許庁

Writing to the nonvolatile memory cell is performed by the PMOS write transistor, and reading is performed by the NMOS readout transistor.例文帳に追加

不揮発性メモリセルへの書込みはＰＭＯＳ書込みトランジスタによって行なわれ、読出しはＮＭＯＳ読出しトランジスタによって行なわれる。 - 特許庁

Each memory cell comprises a first transistor T1, a second transistor T2 and a resistive memory element 10.例文帳に追加

各メモリセルは、第１のトランジスタＴ１、第２のトランジスタＴ２および抵抗性記憶素子１０から成る。 - 特許庁

The number of lines per unit memory cell is reduced by sharing a bit line by a writing transistor and a reading transistor.例文帳に追加

書き込み用トランジスタと読み出し用トランジスタで、共通のビット線を使用することで、単位メモリセル当たりの配線数を削減する。 - 特許庁

The driver cell 12 which drives the output line LO12 includes a PMOS transistor QP12 and an NMOS transistor QN12.例文帳に追加

出力線ＬＯ１２を駆動するドライバセル１２は、ＰＭＯＳトランジスタＱＰ１２及びＮＭＯＳトランジスタＱＮ１２より構成される。 - 特許庁

This nonvolatile memory cell is provided with a first MOS transistor 10, and a second MOS transistor 20.例文帳に追加

本発明に係る不揮発性メモリセルは、第１ＭＯＳトランジスタ１０と、第２ＭＯＳトランジスタ２０とを備える。 - 特許庁

This method is composed of a cell transistor formation step and a peripheral transistor formation step, so as to perform trench separation 2.例文帳に追加

トンチ分離２されるように、セルトランジスタ形成ステップ、周辺トランジスタ形成ステップとからなる。 - 特許庁

The memory cell is constituted of one read MIS transistor QR and one write MIS transistor QW.例文帳に追加

メモリセルは、１個の読み出しＭＩＳトランジスタＱ_Rと１個の書き込みＭＩＳトランジスタＱ_Wとで構成されている。 - 特許庁

In nonvolatile memory cells (MC; MCO, MCI), a selection transistor (ST) is connected to a memory cell transistor (MT) in series.例文帳に追加

不揮発性メモリセル（ＭＣ；ＭＣ０，ＭＣ１）において、メモリセルトランジスタ（ＭＴ）と直列に選択トランジスタ（ＳＴ）を接続する。 - 特許庁

A transistor with an extremely small leak current is used as a cell transistor of a memory element in a memory unit.例文帳に追加

メモリ装置内のメモリ素子のセルトランジスタとして、リーク電流の極めて小さいトランジスタを用いる。 - 特許庁

A transistor cell 22 is designed which has passive elements, such as a capacitor, an inductor, etc., combined with a transistor.例文帳に追加

トランジスタに抵抗、キャパシタ、インダクタなどの受動素子を組み合わせたトランジスタセル２２を設計する。 - 特許庁

Further, a source side selective transistor 9 is arranged on the source side of the memory cell transistor 7.例文帳に追加

更に、このメモリセルトランジスタ７のソース側にはソース側選択トランジスタ９が配設されている。 - 特許庁

One cell transistor having an SIS structure and two cell transistors having an SONOS structure are formed in a 2bit cell transistor having one common gate electrode.例文帳に追加

ＳＩＳ構造を有する一つのセルトランジスタとＳＯＮＯＳ構造を有する二つのセルトランジスタを、一つの共通したゲート電極を有する２ｂｉｔセルトランジスタに形成する。 - 特許庁

The CAM cell uses a (p)-channel transistor as an access transistor for the SRAM cell, to improve efficiency of layout of a cell array.例文帳に追加

ＣＡＭセルは、セルアレイのレイアウトの効率を向上させるためにＳＲＡＭセルに対するアクセストランジスタとしてｐチャネルトランジスタを用いる。 - 特許庁

The memory cell of the non-volatile memory 1 comprises: a cell selection transistor 5, and a ferroelectric capacitor 2 connected to the cell selection transistor 5 electrically.例文帳に追加

不揮発性メモリ１のメモリセルは、セル選択トランジスタ５と、セル選択トランジスタ５に電気的に接続された強誘電体キャパシタ２とを有している。 - 特許庁

Then, the gate electrode of the transistor of the first cell and the capacitor of the second cell are aligned in the direction of the word line, and the gate electrode of the transistor and the second electrode of the capacitor of the second cell are connected by a common line.例文帳に追加

そして、第１セルのトランジスタのゲート電極と第２セルのキャパシタをワードライン方向に並べ、そのトランジスタのゲート電極と第２セルのキャパシタの第２電極とを共通のラインで結んだ。 - 特許庁

The reset transistor 5 of the first photoelectric conversion cell 31 and the reset transistor 7 of the photoelectric conversion cell 33 adjacent to the photoelectric conversion cell 31 in the line direction are formed so as to share an active area.例文帳に追加

第１の光電変換セル３１のリセットトランジスタ５と、光電変換セル３１と列方向に隣接する光電変換セル３３のリセットトランジスタ７とは、活性領域を共有するように形成されている。 - 特許庁

The cell transistor device further includes a plurality of bit lines BL, a plurality of word lines WL, and a plurality of cell capacitors connected to source/drain regions of the cell transistor device.例文帳に追加

セルトランジスタデバイスはさらに、複数のビット線ＢＬと、複数のワード線ＷＬと、セルトランジスタデバイスのソース／ドレイン領域に接続される複数のセルキャパシタとを備える。 - 特許庁