「address strobe signal」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In a latch/predecoder section 3a, which is a row system address access circuit, a row address strobe signal/RAS is latched synchronously with a clock signal CLKi by an internal RAS generating circuit 13 and a row address strobe signal/RASi is outputted.例文帳に追加

ロウ系アドレスアクセス回路であるラッチ／プリデコーダ部３ａにおいて、ロウアドレスストローブ信号／ＲＡＳは、内部ＲＡＳ発生回路１３によりクロック信号ＣＬＫｉに同期してラッチされ、ロウアドレスストローブ信号／ＲＡＳｉを出力する。 - 特許庁

This system is equipped specially with a 1st chip signal input pin for receiving a 1st chip select signal for a row address strobe and a 2nd chip select signal input pin for receiving a 2nd chip select signal for a column address strobe.例文帳に追加

ロウアドレスストローブのための第１チップ選択信号を受信する第１チップ選択信号入力ピン及びカラムアドレスストローブのための第２チップ選択信号を受信する第２チップ選択信号入力ピンを別途に備える。 - 特許庁

The master device changes over a pulse width of a strobe signal STB according to a storage address of the opposite slave device to be transmitted.例文帳に追加

マスター装置は、伝送すべき相手側スレーブ装置のスレーブアドレスに応じてストローブ信号ＳＴＢのパルス幅を切り替える。 - 特許庁

Pads (CTRL0, CTRL1) for access strobe signal are arranged to be nearer to a pad for clock signal than pads (CMD ARD) for address signal to easily make the load of the clock signal equal the load of the access strobe signal.例文帳に追加

アクセスストローブ信号用のパッド（ＣＴＲＬ０、ＣＴＲＬ１）はコマンド・アドレス信号用のパッド（ＣＭＤ・ＡＤＲ）よりもクロック信号用のパッドの近くに配置して、クロック信号の負荷とアクセスストローブ信号の負荷を同等にし易いようにする。 - 特許庁

A RAS(row address select) generating circuit 104 generates a RAS signal based on a CPU-ASTB (address strobe) signal and a CLKOUT signal outputted by a CPU 101.例文帳に追加

ＲＡＳ生成回路１０４は、ＣＰＵ１０１の出力するＣＰＵ−ＡＳＴＢ信号とＣＬＫＯＵＴ信号をもとにＲＡＳ信号を生成する。 - 特許庁

The strobe signal exclusive for instruction and address is a signal activated only in the period when the instruction and the address are inputted in the SDRAM or a free running clock carrying on toggling.例文帳に追加

命令及びアドレス専用ストローブ信号は命令及びアドレスがSDRAMに入力される区間の間にのみ活性化される信号であるか、トグルし続けるフリーランニングクロックである。 - 特許庁

The write protection circuit is enabled or disabled responding to a first control signal, and when enabled, it outputs a masking control signal responding to a row address signal, a second strobe signal, and a second control signal.例文帳に追加

書込み保護回路は、第１制御信号に応答してイネーブルされるか、またはディセーブルされ、イネーブルされる時、ローアドレス信号、第２ストローブ信号、及び第２制御信号に応答してマスキング制御信号を出力する。 - 特許庁

A test mode recognition circuit section 13 detects a continuity test mode based on a column address strobe signal/CAS, a chip-select signal/CS, and a clock enable-signal CKE, and outputs a test mode detecting signal ϕ1.例文帳に追加

テストモード認識回路部１３はコラムアドレスストローブ信号/CAS，チップセレクト信号/CS及びクロックイネーブル信号CKEに基づいて導通試験のモードを検出しテストモード検出信号φ1を出力する。 - 特許庁

A write address signal generation circuit 7 generates a control signal for controlling a flip-flop group 9 on the basis of the data strobe signal with no glitches, and the flip-flop group 9 reads data and stores the data according to the control signal.例文帳に追加

ライトアドレス信号生成回路７で、グリッジのないデータストローブ信号を基に、フリップフロップ群９を制御する制御信号を生成し、フリップフロップ群９は、制御信号に従って読出しデータを格納する。 - 特許庁

By the memory 2 of 1st specification, a row address strobe signal RAS of a 1st activation control signal is activated at an effective timing, and read or write is executed by catching a testing address given to a partially shared address bus while operating by using a testing clock as reference.例文帳に追加

第１の仕様のメモリ２は、第１の活性化制御信号ロウアドレスストローブ信号ＲＡＳが有効のタイミングにおいて活性化され、テスト用クロックを基準に動作して、一部共有のアドレスバスに与えられたテスト用アドレスをとらえてリードまたはライトを実行する。 - 特許庁

Operation speed of memory operation can be increased by such access specification that a column address strobe signal is varied with a rate of one time per plural cycles of a clock signal.例文帳に追加

クロック信号の複数サイクルに１回の割合でカラムアドレスストローブ信号を変化させるというアクセス仕様によってメモリ動作の高速化を図ることが可能になる。 - 特許庁

To increase speed of memory operation by such access specification that a column address strobe signal is varied with a rate of one time per plural cycles of a clock signal.例文帳に追加

クロック信号の複数サイクルに１回の割合でカラムアドレスストローブ信号を変化させるというアクセス仕様によってメモリ動作の高速化を図る。 - 特許庁

In an initial cycle, when the row address strobe signal reverse RAS is transited to perform a first time reverse RAS only refresh, receiving a control signal externally inputted is started.例文帳に追加

イニシャルサイクルにおいて、１回目の／ＲＡＳオンリリフレッシュを行うためにロウアドレスストローブ信号／ＲＡＳが遷移すると、外部入力されるコントロール信号の信号受け付けを開始する。 - 特許庁

To provide a semiconductor memory capable of an over drive sensing in which a restoration to memory cells can be started right after a sensing in order to satisfy the time specification of the H period of a RASB(row address strobe bar) signal.例文帳に追加

ＲASB信号Ｈ期間の時間スペックを満たすためにセンス直後からメモリセルへのリストアを開始できるオーバドライブセンスが可能な半導体記憶装置の提供。 - 特許庁

To provide a semiconductor storage device in which the occurrence of data destruction due to the erroneous start of a refresh operation is prevented even when noise is superimposed on a low address strobe signal.例文帳に追加

ロウアドレスストーブ信号にノイズが重畳しても、リフレッシュ動作の誤起動に起因するデータ破壊の発生を防止できる半導体記憶装置を提供する。 - 特許庁

The pulse data generating circuit consists of a pulse waveform ROM and an address counter and it reads out pulse waveform data from the ROM by performing the addition of the counter by a strobe signal and it converts them into a serial pulse width data signal to transmit the data signal to respective driving circuits.例文帳に追加

パルスデータ発生回路はパルス波形ＲＯＭとアドレスカウンタからなり、ストローブ信号でアドレスカウンタを加算してパルス波形ＲＯＭからパルス波形データを読み出し、シリアルのパルス幅データ信号に変換して駆動回路に伝える。 - 特許庁

A sense amplifier start signal SE is made a high level after a delay time decided by a first delay element from a leading edge of a clock signal CLK in which a row address strobe signal (/RAS) is a low level, and timing at which a row of sense amplifiers 12 is activated is generated.例文帳に追加

ロウアドレスストローブ信号（/ＲＡＳ）をローレベルとするクロック信号ＣＬＫの立ち上がりエッジから、第1の遅延素子２４で決まる遅延時間後にセンスアンプ起動信号ＳＥをハイレベルにし、センスアンプ列１２を活性化するタイミングを発生する。 - 特許庁

When a D/A converter transmission error is detected by a parity detecting circuit 145 and there is the danger of error in any one of address data or gain control data comprising the data stream of one partition of the input data DATA, the strobe signal STROBE to the D/A converter 147 is masked by the mask circuit 148.例文帳に追加

パリティ検出回路１４５でＤ／Ａコンバータ系伝送エラーが検出され、入力データＤＡＴＡの一区切りのデータ列を構成するアドレスデータや利得制御データのいずれかに誤りがあるおそれがあるときは、マスク回路１４８でＤ／Ａコンバータ１４７へのストローブ信号ＳＴＲＯＢＥをマスクする。 - 特許庁

The slave device measures the pulse width of the strobe signal STB, detects whether the slave address according to the pulse width and its own slave address accord, and decides the data of a prescribed number of bits taken in by a serial data signal SDATA and a synchronous clock signal SCK when according.例文帳に追加

スレーブ装置では、ストローブ信号ＳＴＢのパルス幅を測定するとともに、そのパルス幅に応じたスレーブアドレスと自身のスレーブアドレスとが一致するか否かを検知し、一致する時に、シリアルデータ信号ＳＤＡＴＡおよび同期クロック信号ＳＣＫによって取り込んだ所定ビット数のデータを確定する。 - 特許庁

Relating to a synchronous memory device inputting an address and a command synchronizing with a clock and the prescribed strobe signal and a memory module 10 incorporating it, the device is characterized by that recording means 40, 80 recording address signals of the prescribed cycles and a command signal are provided in a memory device or on a memory module and these signals of the prescribed cycles are always recorded and held in a recording means.例文帳に追加

クロックや所定のストローブ信号に同期してアドレスやコマンドを入力する同期型メモリデバイスMD及びそれを搭載するメモリモジュール１０において、メモリデバイス内に又はメモリモジュール上に、所定サイクル分のアドレス信号やコマンド信号を記録する記録手段４０，８０を設け、所定サイクル分のそれらの信号を常に記録手段内に記録して保持することを特徴とする。 - 特許庁

Then, the FLASH reads the writing-in data on the data bus, or the sharing bus controller takes out the reading-out data on the data bus when an input of the address is determined, and when the sharing bus controller asserts a strobe signal.例文帳に追加

次いで、ＦＬＡＳＨでアドレスの入力が確定し、かつ共有バスコントローラがストローブ信号をアサートすると、ＦＬＡＳＨがデータバス上の書き込みデータを取り込むか、もしくは共有バスコントローラがデータバス上の読み出しデータを取り込む。 - 特許庁

A semiconductor device comprises: a plurality of data input/output terminals DQ0 to DQn and a strobe terminal DQS which are electrically connected in common by a test probe 6a; a command address terminal CA connected to the test probe 6b; and an output control circuit 31 for performing selection of data output circuits 10 to 1n on the basis of a signal input to the command address terminal CA.例文帳に追加

試験プローブ６ａによって電気的に共通接続される複数のデータ入出力端子ＤＱ０〜ＤＱｎ及びストローブ端子ＤＱＳと、試験プローブ６ｂに接続されるコマンドアドレス端子ＣＡと、コマンドアドレス端子ＣＡに入力される信号に基づいて、データ出力回路１０〜１ｎの選択動作を行う出力制御回路３１と、を備える。 - 特許庁

The display driver starts downloading a display control command in response to the strobe signal change, and controls the display designated by mode information acquired from the display control command to the display element designated by element designation information acquired from the display control command with using requisite driving data when address information designates the address for the display driver itself.例文帳に追加

表示ドライバは、ストローブ信号の変化に応じて表示制御コマンドの取り込みを開始し、アドレス情報が自らのアドレスを指定しているとき、当該表示制御コマンドから取得した素子指定情報で指定された表示素子に対し、必要な駆動データを用いて、当該表示制御コマンドから取得したモード情報で指定された表示制御を行う。 - 特許庁