「analogue clock」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The method includes a process to carry out an analogue-to-digital conversion with a high speed clock from a point crossing zero of analogue to a point crossing the next zero when dividing the ultrasonic analogue signal, and a process which quickly connects a memorized wave while matching a polarity when connecting the memorized wave by an unit of 180° or multiple of 180° while reproducing any low speed clock.例文帳に追加

超音波アナログ信号を分周する時、アナログのゼロを横切る点から、次にゼロを横切る点までの高速クロックでアナログ−デジタル変換を行い、１８０°又は１８０°の倍数の単位で、メモリーした波形を任意の低速のクロック再生しながら繋ぐ時、極性を合わせながら速やかに繋いでいく様にした超音波アナログ分周方法である。 - 特許庁

The analogue-digital converter is provided with devices 4 and 20 which increases the analogue signal A, by a preset value Voffs, which is outputted from the digital-analogue converter 2 and inputted in the comparator when the bit of first digital signal D1 that corresponds, by position, to the bit of second digital signal D which is required to be decided during clock cycle is zero.例文帳に追加

アナログ‐デジタル変換器は、クロックサイクル中に決定する必要のある２番目のデジタル信号Ｄのビットに位置的に一致する最初のデジタル信号Ｄ１のビットが零である場合に、デジタル‐アナログ変換器２から出力されて比較器に入力される前記アナログ信号Ａを、プリセット値Ｖ_offsだけ増大させうる装置４，２０を具えている。 - 特許庁

Before a stabilization time Ts expires after a power source is turned on, a filter operation effect signal ϕ3 is turned off while first-phase and second-phase clock pulses ϕ1 and ϕ2 are both turned on, so that analogue switches S11-S26 are turned on and an analogue switch S37 is turned off.例文帳に追加

電源オンから整定化時間Ｔｓが経過するまでは、フィルタ動作有効化信号φ３をオフにするとともに第１相、第２相クロックパルスφ１、φ２をともにオンにして、アナログスイッチＳ１１〜Ｓ２６をオン、アナログスイッチＳ３７をオフにする。 - 特許庁

To provide a digital receiving and focusing device in an ultrasonic system capable of preventing performance of a sigma-delta analogue-digital converter from degrading even if a sampling clock cycle changes.例文帳に追加

超音波システムのデジタル受信集束装置において、サンプリングクロックの周期が変わってもシグマ−デルタアナログ−デジタル変換器の性能低下を防ぐことができる受信集束装置を提供する。 - 特許庁

The circuit operation around the edge of fetching a clock can be accurately simulated in an analogue manner, thereby a high accurate simulation can be executed in a short period by minimizing the calculation amount.例文帳に追加

クロックの取り込みエッジ付近での回路動作をアナログ的に正確にシミュレーションできるため、高い精度のシミュレーションを計算量を最小限にして短時間で実行できる。 - 特許庁

To reduce the influence due to mixed components of higher harmonic component in a clock signal used for a DAC (digital-to-analogue converter) with a carrier signal or with the higher harmonic component, while simplifying or dispensing with a baseband filter.例文帳に追加

ベースバンドフィルタを簡略化するか用いることなく、ＤＡＣで用いるクロック信号の高調波成分と搬送波信号またはその高調波成分との混合成分の影響を低減する。 - 特許庁

To provide a multichannel signal processing apparatus which can confirm the deterioration in the audio quality in an ordinary multichannel signal processing apparatus for converting digital audio signals of all channels to analogue signals on based on a maximum frequency clock.例文帳に追加

最大周波数のクロックに基づいて全チャンネルのデジタルオーディオ信号をアナログ信号に変換する従来のマルチチャンネル信号処理装置における音質劣化を確認することができるようにするマルチチャンネル信号処理装置を提供すること。 - 特許庁

The analogue electronic clock comprises a wheel train rotating while decelerated based on rotation of a rotor 134, a minute wheel 222 rotating based on the rotation of the wheel train, and a first hour wheel 250 and a second hour wheel 252 rotating, being interlocked, based on rotation of the wheel train.例文帳に追加

本発明のアナログ電子時計は、ロータ１３４の回転に基づいて減速されて回転する輪列と、輪列の回転に基づいて回転する分車２２２と、輪列の回転に基づいて連動して回転する第１筒車２５０および第２筒車２５２とを備える。 - 特許庁

The analogue electronic clock comprises a rotor 14, a 4th wheel 142 which is rotated after sped down based on the rotation of the rotor 134, a 2th wheel 150 which is rotated after sped down based on the rotation of the 4th wheel 142, and an hour wheel 156 which is rotated after sped down based on the rotation of the 2th wheel 150.例文帳に追加

本発明のアナログ電子時計は、ロータ１３４と、ロータ１３４の回転に基づいて減速されて回転する四番車１４２と、四番車１４２の回転に基づいて減速されて回転する二番車１５０と、二番車１５０の回転に基づいて減速されて回転する時車１５６とを備える。 - 特許庁

A sample number switching means for capturing a high speed and a low speed symbol data, a capture timing period switching means for a low speed data, a clock frequency switching means for capturing processing of the low speed data, and a means to detect an analogue signal as a low speed data is properly combined.例文帳に追加

高速と低速のシンボルデータ取り込みのサンプル数切替え手段、低速データの取り込みタイミング周期切替え手段、低速データ取り込み処理のクロック周波数切替え手段、アナログ信号を低速データとして検出する手段、適宜組み合わせる。 - 特許庁

A reference signal is produced with a CLOCK signal of a prescribed frequency and a control signal formed with a binary signal composed of two values of (0, 1) controlling a level transition state, a driving signal of the analogue signal is produced by a pulse width modulation of the reference signal.例文帳に追加

所定周波数のＣＬＯＣＫ信号と、レベルの遷移状態を制御する、［０，１］の２値からなる制御信号に基づいて基準信号を生成し、該基準信号をパルス幅変調することにより、アナログ信号の駆動信号を生成する。 - 特許庁

To provide a clock indication device including rotation analogue indicator members (21), a first counter wheel set (38) and a second counter wheel set (44) indicating two amounts of which positions should be displayed by the indicator members (21), respectively, and a switch mechanism (40) having a manual controller (23) for indicating the first or second amount selectively through the indicator members.例文帳に追加

回転アナログインジケータ部材（２１）と、それらの位置が前記インジケータ部材（２１）によって表示されるべき２つの量をそれぞれ表す、第１のカウンター用車セット（３８）および第２のカウンター用車セット（４４）と、インジケータ部材を介して第１または第２の量を選択的に表示するための、手動制御器（２３）を有する切換え機構（４０）とを含む時計表示デバイスを提供すること。 - 特許庁