「atpg」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a scan base ATPG (automatic test pattern generation) test circuit and test method, and a scan chain reconfiguration method.例文帳に追加

スキャンベースＡＴＰＧテスト回路、テスト方法及びスキャンチェーン再配置方法を提供する。 - 特許庁

A pattern, produced automatically by an ATPG, is used as a test pattern to enhance the inspection accuracy.例文帳に追加

テストパターンとして、ＡＴＰＧにより自動生成されたパターンを利用し、検査精度を高める。 - 特許庁

To provide a method and device for creating test patterns for a logic circuit capable of shortening the lengths of the test patterns created by an ATPG system for a sequential circuit and an ATPG system for a sequential circuit.例文帳に追加

本発明は、順序回路用ＡＴＰＧシステム及び組み合わせ回路用ＡＴＰＧシステムが生成するテストパタン長を短縮できる論理回路のテストパタン生成方法及び装置を提供することを課題とする。 - 特許庁

To provide an ATE apparatus capable of coping with a data volume required for expressing a test pattern of an ATPG.例文帳に追加

ＡＴＰＧの試験パターンを表すのに必要なデータ量の増加に対応したＡＴＥ装置を提供する。 - 特許庁

The technique can be fully integrated into flows of design for testability (DFT) and automatic test pattern generation (ATPG).例文帳に追加

記載された技術は、テスト容易化設計（ＤＦＴ）及び自動テストパターン生成（ＡＴＰＧ）のフローに完全に組込むことができる。 - 特許庁

To provide a test pattern generation device for automatically generating a test pattern without using a test pattern generation method and device related to an ATPG.例文帳に追加

ＡＴＰＧに係るテストパターン生成方法・装置を用いずに、自動的にテストパターンを生成するテストパターン生成・装置を提供する。 - 特許庁

In an activation test sequence:11XX0 of a test sequence ID:8 is input into the ATPG 2100 to generate an activation test sequence:11000.例文帳に追加

テストシーケンスＩＤ：８の活性化テストシーケンス：１１ＸＸ０をＡＴＰＧ２１００に入力して、活性化テストシーケンス：１１０００を生成する。 - 特許庁

An original test pattern created by an automatic test pattern generating means (ATPG) is separated into a pattern for a scan chain and patterns except for the scan chain.例文帳に追加

自動テストパターン生成手段（ＡＴＰＧ）で生成されたオリジナルのテストパターンを、スキャンチェーン用のパターンとスキャンチェーン用以外のパターンとに分離する。 - 特許庁

To shorten the time until an timing verified ATPG pattern is obtained by use of STA in a timing verification method of LSI test data.例文帳に追加

ＬＳＩテスト・データのタイミング検証方法において、ＳＴＡの利用によってタイミング検証済みのＡＴＰＧパターンを得るまでの時間を短縮すること。 - 特許庁

In a propagation test sequence:11XX0 of the test sequence ID:8 is input into the ATPG 2100, to generate a propagation test sequence:11010 of the test sequence ID:9.例文帳に追加

テストシーケンスＩＤ：８の伝播テストシーケンス：１１ＸＸ０をＡＴＰＧ２１００に入力して、テストシーケンスＩＤ：９の伝播テストシーケンス：１１０１０を生成する。 - 特許庁

A 1chipATPG executing means 110 produces a 1chipATPG test pattern 111 by using the conventional ATPG(automatic test pattern generating method) algorithm based on the new circuit information 102.例文帳に追加

１ｃｈｉｐＡＴＰＧ実行手段１１０は、新回路情報１０２に基づき、従来のＡＴＰＧアルゴリズムを用いて１ｃｈｉｐＡＴＰＧテストパタン１１１を生成する。 - 特許庁

To provide a scan test pattern input method capable of minimizing tester memory capacity for storing test patterns and reproducing all the test patterns created by ATPG.例文帳に追加

テストパタンを記憶するテスターメモリ容量を最小限とし、かつＡＴＰＧによって生成された全てのテストパタンを再現可能なスキャンテストパタン入力方法を提供する。 - 特許庁

In a propagation test sequence:11XX1 of the test sequence ID:8 is input into the ATPG 2100 to generate a propagation test sequence:11011 of a test sequence ID:9.例文帳に追加

テストシーケンスＩＤ：８の伝播テストシーケンス：１１ＸＸ１をＡＴＰＧ２１００に入力して、テストシーケンスＩＤ：９の伝播テストシーケンス：１１０１１を生成する。 - 特許庁

Accordingly the LFSR 100 can output the test pattern in consideration of matching with log_24 a test pattern automatically generated from ATPG by a smaller number of clocks.例文帳に追加

これにより、ＬＦＳＲ１００は、ＡＴＰＧから自動生成されたテストパターンとのマッチングを考慮したテストパターンを、より少ないクロック数で出力することができる。 - 特許庁

To provide a failure detection improving device, a failure detection improving program, and a failure detection improving method improving a failure detection rate by carrying out change of a circuit such that an ATPG tool can generate a test pattern.例文帳に追加

ＡＴＰＧツールがテストパターンを生成できるように回路の変更を行うことにより、故障検出率を改善する故障検出改善装置、故障検出改善プログラム、故障検出改善方法を提供する。 - 特許庁

Subsequently, a prescribed test pattern generation means for failure verification such as an ATPG is applied to the logic circuit after the sequence circuit is replaced by the combination circuit, thereby generating an input test pattern (step S2).例文帳に追加

続いて、順序回路を組み合わせ回路で置換した後の論理回路に対してＡＴＰＧ等の所定の故障検証用テストパターン生成手段を適用して入力テストパターンを生成する（ステップＳ２）。 - 特許庁

An ATPG part 16 allows allocation of a don't-care X as a state for activating the propagation route of the trouble to be transited from the don't-care X to a noncontrol value after a net change, and activates thereby the propagation route of the trouble.例文帳に追加

ＡＴＰＧ部１６は、故障の伝播経路を活性化させるステートとしてドントケアＸの割り当てを許容し、ネットの変化後にドントケアＸから非制御値に遷移させて故障の伝播経路を活性化させる。 - 特許庁

This test pattern generator 10 for generating a test pattern for scan-testing the semiconductor integrated circuit is provided with a risky portion extracting part 110, and an ATPG 150 of a pattern generation executing part for executing the generation of the test pattern.例文帳に追加

半導体集積回路をスキャンテストするためのテストパターンを生成するテストパターン生成装置１００は、危険箇所抽出部１１０と、テストパターンの生成を実行するパターン生成実行部であるＡＴＰＧ１５０を備える。 - 特許庁

In an activation test sequence:11000, the propagation test sequence:11011 and the propagation test sequence:11010 of the test sequence ID:9 are input into the ATPG 2100, to generate test patterns 11000XX, 11011XX, 11011XH.例文帳に追加

テストシーケンスＩＤ：９の活性化テストシーケンス：１１０００、伝播テストシーケンス：１１０１１および伝播テストシーケンス：１１０１０をＡＴＰＧ２１００に入力して、テストパターン１１０００ＸＸ、１１０１１ＸＸ、および１１０１１ＸＨを生成する。 - 特許庁

According to the RDG_PT, the pseudo-random number pattern is generated in which the activation ratio (temporal sequential data transition number) is controlled and can be readily adapted to the compression pattern from the ATPG tool by controlling based on the Din.例文帳に追加

このＲＤＧ＿ＰＴによって、活性化率（時系列的なデータの遷移数）が制御された擬似乱数パターンが生成され、これに対してＤｉｎに基づく制御を行うことで、ＡＴＰＧツールからの圧縮パターンに容易に適合させることが可能となる。 - 特許庁

A text pattern generating device 11 acquires a test pattern with pattern length based on an index value by automatic test pattern generation (ATPG) based on a net list 21 of an LSI, and extracts only a part related with a circuit function operation, and outputs it as a test pattern 18 for power analysis.例文帳に追加

ＬＳＩのネットリスト２１をもとに、テストパターン生成装置１１は、自動テストパターン生成（ＡＴＰＧ）により指標値に基づくパターン長のテストパターンを得、そのうち回路機能動作に関する部分のみを抽出して電力解析用テストパターン１８として出力する。 - 特許庁

To provide a test pattern generation method for failure verification and its device to simply prepare a test pattern with respect to a logic circuit by using an ATPG without introducing a scan circuit even if a sequence circuit is included in the logic circuit, and to provide a failure verification method and its device, and a program.例文帳に追加

論理回路に順序回路が含まれていても、スキャン回路を導入することなく、ＡＴＰＧを用いて論理回路に対するテストパターンを簡易に作成することができる故障検証用テストパターン生成方法及びその装置、故障検証方法及びその装置、並びにプログラムを提供すること。 - 特許庁

The scan base ATPG test circuit comprises a scan chain group 400 comprising a plurality of scan chains 401, 403, 405 and 407 connected so that test and diagnosis for these scan chains can be performed; and a scan test point group 410 performing processing so that an unknown value present in the scan chain have no influence on a test result.例文帳に追加

スキャンベースＡＴＰＧテスト回路は、複数個のスキャンチェーン４０１，４０３，４０５，４０７についてのテスト及び診断が可能なように、これらを連結したスキャンチェーングループ４００、及びスキャンチェーンに存在する未知の値がテスト結果に影響を与えないように処理するスキャンテストポイントグループ４１０を含む。 - 特許庁

Functional verification between a net list 12 generated by the test synthesis and a timing verified net list by the static timing analysis is verified (step S15), the function verified net list is released to a manufacturing section (step S17) and a test pattern is automatically generated by using the net list 15 by an ATPG tool (step S18).例文帳に追加

テスト合成により生成されたネットリスト１２と、静的タイミング解析によるタイミング検証済みのネットリストとのファンクション検証をおこない（ステップＳ１５）、ファンクション検証済みのネットリストを製造部門へリリースし（ステップＳ１７）、そのネットリスト１５を用いてＡＴＰＧツールによりテスト・パターンを自動生成する（ステップＳ１８）。 - 特許庁

The risky portion extracting part 110 extracts a risky portion with a risk of generating the malfunction in the test caused by the IR drop of an electric power source, from the semiconductor integrated circuit, and the ATPG 150 generates the test pattern to restrain an operation rate of an instance included in the risky portion, in the risky portion extracted by the risky portion extracting part 110.例文帳に追加

危険箇所抽出部１１０は、半導体集積回路から、電源のＩＲドロップに起因してテスト時に誤動作が生じうる危険箇所を抽出し、ＡＴＰＧ１５０は、危険箇所抽出部１１０により抽出された危険箇所に対して、該危険箇所に含まれるインスタンスの動作率を抑制するようにテストパターンを生成する。 - 特許庁

When signals in a scan clock unit outputted from a random pattern generator 102 for generating pseudo random signals at prescribed periods are matched with patterns in a scan clock unit inputted to the scan chain 101 of the ATPG patterns, a scan clock selection decoder 103 supplies a clock for inputting the signals in a scan clock unit outputted from the random pattern generator 102.例文帳に追加

スキャンクロック選択デコーダ１０３は、所定周期の擬似ランダム信号を発生するランダムパタン発生器１０２から出力されるスキャンクロック単位の信号とＡＴＰＧテストパタンの前記スキャンチェーン１０１に入力されるスキャンクロック単位のパタンとが一致するときに、前記ランダムパタン発生器１０２から出力されるスキャンクロック単位の信号を入力するためのクロックをスキャンチェーン１０１に供給する。 - 特許庁