「block parallel processing」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A metal plate is subjected to emboss processing to express stacked block or stacked brick patterns, parallel grooved pattern M based on two kinds of oblique lines are engraved in a projected region 3, a parallel groove pattern M portion based on oblique lines depending on seeing direction and a parallel groove pattern M portion based on oblique lines in a reversed direction are varied in color and others thereby creating a color changing effect.例文帳に追加

金属板をエンボス加工してブロック積み調またはレンガ積み調の模様を表現し、ブロックまたはレンガが表現される凸部領域３に２種類の斜線を基本とする平行溝模様Ｍを刻設し、見る方向によって一方側の斜線を基本とする平行溝模様Ｍ部分と、逆向きの斜線を基本とする平行溝模様Ｍ部分の色調等を変化させ、色変わりするような効果を発揮させる。 - 特許庁

When a controller 3 of a semiconductor storage device 1 receives a grade designation signal to designate a grade from a setting device 11, the controller executes logical block allocation processing so that flash memory chips CP whose numbers correspond to a grade designated by the received grade designation signal can execute data writing processing and data readout processing in parallel.例文帳に追加

この半導体記憶装置１のコントローラ３は、設定装置１１からグレードを指定するためのグレード指定信号を受信すると、当該受信したグレード指定信号により指定されたグレードに対応する個数のフラッシュメモリチップＣＰに対してデータ書込処理及びデータ読出処理を並列的に実行し得るように論理ブロック割当処理を実行するようにした。 - 特許庁

On receipt of a grade designation signal for designating a grade from a set unit 11, a controller 3 of a semiconductor memory unit 1 executes logic block assignment processing so that the data write processing and the data read processing can be executed in parallel to a flash memory chip CP of which the number corresponds to a grade designated by the received grade designation signal.例文帳に追加

この半導体記憶装置１のコントローラ３は、設定装置１１からグレードを指定するためのグレード指定信号を受信すると、当該受信したグレード指定信号により指定されたグレードに対応する個数のフラッシュメモリチップＣＰに対してデータ書込処理及びデータ読出処理を並列的に実行し得るように論理ブロック割当処理を実行するようにした。 - 特許庁

This magnet switch with a branch function is characterized by being formed into a structure capable of being branched without connecting a terminal block by newly processing a wire of an input line of a magnet switch connected in parallel with an initial magnet switch.例文帳に追加

当初のマグネットスイッチに対して並列に接続するマグネットスイッチの入力ラインの電線を新たに加工して端子台接続することなく分岐できる構造とすることで必要な出力数のマグネットスイッチを簡便に増設できる分岐機能付マグネットスイッチ - 特許庁

The probability dependent graph is at least partially characterized by codes used to code blocks each consisting of bits or symbols and the processing node performs a block parallel decoding process for the blocks consisting of bits or symbols to be decoded.例文帳に追加

確率依存グラフは、ビットあるいはシンボルからなるブロックを符号化するために用いられる符号によって少なくとも部分的に特徴づけられ、その処理ノードは、復号化されることになる、ビットあるいはシンボルからなるブロックのためのブロック並列復号化プロセスを実施する。 - 特許庁

In an encryption circuit, memory control sections 8 and 9 that extract a plain text from a memory and block encryption core sections 4, 14 are placed in parallel and respective encryption texts are used to generate a key for a succeeding plain text in cross-connection structure so as to enhance processing capability of the encryption circuit.例文帳に追加

メモリーから平文を取り出すメモリー制御部８とメモリー制御部９と、ブロック暗号コア部４とブロック暗号コア部１４を並列に配置し、それぞれの暗号文を用いてたすき掛け構造で次の平文のための鍵の生成を行うことにより回路の処理能力を向上させる。 - 特許庁

To adjust by arbitrarily shifting parallel resonance frequencies with respect to high-frequency noises entered in a line such as a power feeding line and a signal line from a high-frequency electrode and other electric member that are located in a processing vessel and to block high-frequency noises of different frequencies efficiently, stably, and securely.例文帳に追加

処理容器内の高周波電極その他の電気的部材から給電ラインや信号線等の線路上に入ってくる高周波ノイズに対して並列共振周波数を任意にずらして調整できるようにし、異なる周波数の高周波ノイズをいずれも効率よく安定確実に遮断する。 - 特許庁

Then a 2-DFT 271 converts an equalization processing output of the pilot signal into a time region, adders and subtractors 272 to 275 obtain a difference with each signal of a signal block on a time base of the received parallel information signal to obtain a noise component added to the received signal by signal delay through multi- path.例文帳に追加

ここで、パイロット信号の等化処理出力を２−ＤＦＴ２７１で時間領域に変換し、加算器及び減算器２７２〜２７５により、受信した並列情報信号の時間軸上の信号ブロックの各信号との差分値を求め、マルチパスによる信号遅延によって受信信号に付加された雑音成分を得る。 - 特許庁

In parallel with receiving recording data from a host computer 102 and registering and controlling them individually as reference block data on a RAM 312 by an MPU 317, the printing status of the registered data control blocks is controlled individually by the printing control blocks to control the processing of recording data of pages by recording heads 316C, 316M, 316Y and 316K.例文帳に追加

ホストコンピュータ１０２より受信する記録データをＭＰＵ３１７が個別ブロックデータとしてＲＡＭ３１２上で個別に登録管理しつつ、並行して該登録された登録データ管理ブロックに対する印刷状態を印刷管理ブロックで個別に管理して記録ヘッド３１６によるページの記録データ処理を制御する構成を特徴とする。 - 特許庁

Parallel processing is performed to the plurality of the byte data included in the same block data by performing the pipeline processing of the byte data unit.例文帳に追加

複数のバイトデータで構成される平文ブロックデータあるいは暗号文ブロックデータに対して、換字処理と転置処理を含む処理を行うランダマイズ部処理回路（１０１）、又は複数のバイトデータで構成される鍵ブロックデータに対して、転置処理を含む処理を行う拡大鍵生成部処理回路（１０２）において、換字処理及び転置処理を行う回路にパイプラインレジスタを含み、バイトデータ単位のパイプライン処理を行って、同一のブロックデータに含まれる複数のバイトデータに対して並列処理を行う。 - 特許庁