「block parallel processing」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

These block processing is divided into a plurality of threads, and is executed in parallel.例文帳に追加

これらのブロックの処理は、複数のスレッドに分割され、平行して行われる。 - 特許庁

When the block A is reconstituted, the execution of the data processing is started, and the block B is reconstituted in parallel with the data processing.例文帳に追加

ブロックＡが再構成されると、これを起動してデータ処理を実行させ、これと並行してブロックＢを再構成する。 - 特許庁

When the block B is reconstituted, the execution of the data processing is started, and the block C is reconstituted in parallel with the data processing.例文帳に追加

ブロックＢが再構成されると、これを起動してデータ処理を実行させ、これと並行してブロックＣを再構成する。 - 特許庁

In a thread dividing step 2, the parallel processing block generated by the parallel processing block dividing step 1 is divided into plural threads according to the number of a processor group 4.例文帳に追加

スレッド分割ステップ２は、並列処理ブロック分割ステップ１によって生成された並列処理ブロックを、プロセッサ群４の個数に応じた複数のスレッドに分割する。 - 特許庁

In parallel with encoding processing of block data, block information of peripheral blocks of the next block to be encoded is acquired beforehand and input to the periphery block information holding means.例文帳に追加

ブロックデータの符号化処理と並行して、次の符号化対象ブロックの周辺ブロックのブロック情報を予め取得し、前記周辺ブロック情報保持手段へ入力する。 - 特許庁

To provide a block matching image processor capable of realizing parallel processing by small circuit scale and performing block matching at high speed.例文帳に追加

小さな回路規模で並列処理を実現でき、ブロックマッチングを高速に行なうことが可能なブロックマッチング画像処理装置を提供すること。 - 特許庁

To provide an image processing method capable of starting image conversion and motion compensation without waiting for completion of intra-block decoding to achieve efficient parallel decoding processing.例文帳に追加

イントラブロックの復号終了を待たずに、画像変換と動き補償を開始し、効率のよい並列復号処理を実現すること。 - 特許庁

Consequently, the parallel processing is realized by the small circuit scale and the block matching is performed at high speed.例文帳に追加

したがって、小さな回路規模で並列処理を実現でき、ブロックマッチングを高速に行なうことが可能となる。 - 特許庁

Image decoding processing parts 39_0 and 39_1 refer to the macro block pointer table 38 to read out intermediate data of even macro block lines and odd macro block lines from the intermediate data buffer 37 respectively and perform image decoding processing of even macro block lines and odd macro block lines in parallel.例文帳に追加

画像復号処理部３９＿０、３９＿１は、それぞれ、マクロブロックポインタテーブル３８を参照して中間データバッファ３７から偶数マクロブロックライン及び奇数マクロブロックラインの中間データを読み出して偶数マクロブロックライン及び奇数マクロブロックラインの画像復号処理を並列して行う。 - 特許庁

The random number generation is performed by previous calculation, the ciphertext block generating operation is carried out by parallel processing, and the hash function NH is performed by parallel processing, thereby enabling high-speed calculation.例文帳に追加

乱数生成は事前計算可能であり，暗号文ブロック生成演算は並列処理可能であり，ハッシュ関数ＮＨも並列処理可能であるため，高速計算ができる。 - 特許庁

To shorten processing time to be required for the preparation processing of an address conversion table in the case of forming a virtual block by using a flash memory constituted of a plurality of chips and executing parallel processing.例文帳に追加

複数チップのフラッシュメモリを用いて仮想ブロックを形成して、並列処理を実行する場合に、アドレス変換テーブルの作成処理に掛かる処理時間を短縮する。 - 特許庁

To provide a data processor for processing divided messages in parallel, which reduces processing branch conditional expression, and reduces an increase in block due to addition of padding data in final block processing.例文帳に追加

メッセージを分割して並列処理するデータ処理装置において、処理分岐条件式を減少し、最終ブロック処理の際のパディングデータ付与に起因するブロック増加数を減少できるデータ処理装置を提供する。 - 特許庁

To solve problems of a conventional motion vector detection apparatus that the coding efficiency is degraded and parallel processing for detecting motion vectors of a large block and a small block is difficult because a motion vector of the large block is referred as a motion vector of a peripheral block in the case of referring to the peripheral block when the motion vector of the small block is detected.例文帳に追加

従来は小ブロックの動きベクトルを検出する時の周辺ブロック参照の時に、大ブロックの動きベクトルを周辺ブロックの動きベクトルとして参照するため、符号化効率が低下し、また、大ブロックと小ブロックの動きベクトル検出の並列化処理が難しい。 - 特許庁

To accelerate processing calculation by preparing a plurality of processing elements needed to calculate the degree of approximation of combinations of all range blocks and domain blocks on hardware capable of reconfiguring a processing element fast performing parallel processing due to pipelining, specializing to the range block and constructing.例文帳に追加

画像符号化において，レンジブロックとドメインブロックの組み合わせにおける計算処理を，限られたハードウェア資源を有効に活用してできるだけ高速に行うことを目的とする。 - 特許庁

A loop frequency calculation part 4 calculates and determines the loop frequency of parallel processing in a parallel program for operating parallel processors on the basis of the number of reference pixels or attributes of each processing stored in the information table of a block data part 6 and the number of parallel of the parallel processors and the number of images in the main scanning direction of image data.例文帳に追加

並列プロセッサを動作させる並列プログラムにおける並列処理のループ回数を、ブロックデータ部６の情報テーブルに記憶した各処理ごとの参照画素数や属性と、並列プロセッサの並列数および画像データの主走査方向の画像数に基づいてループ回数算出部４が算出し決定する。 - 特許庁

To reduce a burden loaded on the preparation of an address conversion table in the case of forming a virtual block and executing parallel processing.例文帳に追加

仮想ブロックを形成して、並列処理を実行する場合に、アドレス変換テーブルの作成処理に掛かる負担が軽減する。 - 特許庁

In that case, the intra prediction part 74 performs intra prediction of pipeline processing or parallel processing for a plurality of blocks, or performs the intra prediction by one block based on a control signal from a pipeline/parallel processing control unit 92.例文帳に追加

その際、イントラ予測部７４は、パイプライン／並列処理制御部９２からの制御信号に基づいて、複数のブロックについてのパイプライン処理または並列処理のイントラ予測を行うか、１つのブロックでイントラ予測を行う。 - 特許庁

Slices are allocated to a plurality of arithmetic processing units sequentially in a cyclic manner, and image data are simultaneously encoded and decoded in parallel by the plurality of arithmetic processing parts so as to set the processing of each of the slices to a relation where the reference macro block of a macro block under processing in each slice partially overlaps with the reference macro block of a macro block under processing in an immediately preceding slice.例文帳に追加

本発明は、複数の演算処理部に順次循環的にスライスを割り当てて、これら複数の演算処理部で同時並列的に画像データを符号化、復号化するようにして、各スライスにおける処理中のマクロブロックの参照マクロブロックと、直前スライスにおける処理中のマクロブロックの参照マクロブロックとが一部重複するような関係に各スライスの処理を設定する。 - 特許庁

Before slicing the silicon block in the direction parallel to its end face so as to obtain the silicon wafer, a processing strain removal step is carried out for removing processing strain from the prismatic plane of the silicon block.例文帳に追加

前記加工歪み除去工程としては、例えば、粒径が５μｍ以下のダイヤモンド砥粒を含む研削砥石６を用いて前記シリコンブロック１の柱面３を研削して加工歪を除去する方法が用いられる。 - 特許庁

Also, the slice surface to be reconstructed is divided into two or more blocks to cut out the corresponding ranges of the projection image and the parallel processing is executed by setting a processing unit for each block as the local data of the each block and distributing by arithmetic units.例文帳に追加

また、再構成するスライス面を複数のブロックに分割し、これに対応した投影画像の領域を切り出して各ブロックのローカルデータとしてブロック毎に処理単位を設定して演算単位に振り分けて並列処理を行う。 - 特許庁

That is, in the case of detecting the motion vector of the small block (8×8), referring to the motion vector of the small block as the motion vector of the peripheral block can capture a motion unable to be detected in the case of the large block to improve the coding efficiency and to attain the parallel processing.例文帳に追加

すなわち、小ブロック（８×８）の動きベクトルを検出する際に、小ブロックの動きベクトルを周辺ブロックの動きベクトルとして参照することによって、大ブロックでは検出できない動きが捉えられ、符号化効率が向上すると共に、並列化処理も可能となる。 - 特許庁

To make the number of blocks to be scanning-converted per unit time equal to or larger than before by performing parallel execution when scanning conversion processing can be executed in parallel even while utilizing the scanning conversion processing for changing a scanning order for each block.例文帳に追加

ブロック毎にスキャン順序が変更されるスキャン変換処理を利用しながらも、スキャン変換処理を並列に実行できる場合には並列実行することで、単位時間当たりのスキャン変換するブロック数をこれまで以上にする。 - 特許庁

The signal processing section 810 has eight blocks and one of four time-sharing parallel processing processes A-D is arranged in each block for every fixed cycle time.例文帳に追加

信号処理部８１０は、８つのブロックを有し、各ブロックに並列処理可能なプロセスＡ〜Ｄを夫々４つに時分割したものの１つを一定サイクル時間毎に配置するよう構成されている。 - 特許庁

In addition, the defective pixel detection processing includes the step of determining whether a length of the abnormal pixel block continuing in parallel in the longitudinal/lateral direction of an image is smaller than a first threshold value Th1 and is greater than a second threshold value Th2 (152), and whether no other abnormal pixel block is found (154) on the same line.例文帳に追加

また、画像の縦／横方向に平行に連続した異常画素塊の長さが第１閾値Th1より小かつ第２閾値Th2かつ大で(152)、同一ラインに他の異常画素塊が無い(154)か否か判定する。 - 特許庁

Before data writing for one memory block in the plurality of memory blocks is completed, the control circuit starts the data writing for a memory block different from the one block and, thereby, includes a control logic 400 which permits parallel processing of the writing operation.例文帳に追加

上記制御回路は、上記複数のメモリブロックにおける一つのメモリブロックに対するデータ書込みが完了する前にそれとは別のメモリブロックに対するデータ書込みを開始することによって、書込み動作の並列処理を可能とする制御ロジック（４００）を含む。 - 特許庁

In the non-covalent parallel database server system, a matching processing of local disk devices of the respective servers is possible by providing an I/O block driver 14 to perform matching processing in the database server 11 and providing an I/O block driver linking program 13 link the I/O block driver 14 with other servers.例文帳に追加

本発明は、非共有型パラレルデータベースサーバシステムにおいて、一致化処理を行なうためのＩ／Ｏブロックドライバ１４をデータベースサーバ１１内に設け、かつＩ／Ｏブロックドライバ１４及び他のサーバとの連携を行なうＩ／Ｏブロックドライバ連携プログラム１３を設けることにより、各サーバのローカルディスク装置１５の一致化処理を可能にする。 - 特許庁

To provide an imaging apparatus and an imaging method for attaining high speed processing by arranging a plurality of IC blocks in parallel and activating them almost at the same time, each IC block carrying image processing (color processing including pixel interpolation, JPEG compression, and interleaving processing) for an imaging element having a plurality of outputs and a digital camera.例文帳に追加

複数出力をもつ撮像素子とデジタルカメラの画像処理（画素補間を含むカラー処理、ＪＰＥＧ圧縮、間引き処理）を行うＩＣブロックを複数個並列に配置してほぼ同時に動作させることにより、処理の高速化を図る。 - 特許庁

The block parallel decoding algorithm and the decoder architecture corresponding to the algorithm employ a set of interconnected processing nodes configured in the form of a probability dependent graph.例文帳に追加

ブロック並列復号化アルゴリズムおよび対応する復号化器アーキテクチャは、確率依存グラフの形で構成される１組の相互接続される処理ノードを用いる。 - 特許庁

A feature point calculation part 241 executes calculation of a threshold for binarizing processing and binarizing processing of an image in parallel for each pixel block, executes labeling processing and the feature point extraction of a connected regions in parallel for each notice line and outputs the extracted feature point to a feature point calculation part 242.例文帳に追加

特徴点算出部２４１は、二値化処理のための閾値の算出及び画像の二値化処理を画素ブロック毎に並行して行い、二値画像に基づいてラベリング処理及び連結領域の特徴点抽出を注目ライン毎に並行して行い、抽出した特徴点を特徴量算出部２４２へ出力する。 - 特許庁

An image input part inputs image data, an image division part 20 divides the image data by a block unit, and a compression processing part 30 compresses the divided image data respectively in parallel.例文帳に追加

画像入力部は画像データを入力し、画像分割部２０は画像データをブロック単位に分割し、圧縮処理部３０は分割された画像データをそれぞれ並行して圧縮する。 - 特許庁

To provide a technology for verification in units of a data processing block even if having a configuration for performing parallel operation divided into two or more sequences.例文帳に追加

データ処理ブロックが２以上の系列に分かれる並行的な動作を行う構成である場合であっても、データ処理ブロック単位でもって検証を行う為の技術を提供すること。 - 特許庁

An H.264/MPEG-4AVC CODEC includes: a plurality of MB processing agents 30 for carrying out coding or decoding processing in parallel in the units of the macro blocks; and a state management section 33 for managing a processing state of each macro block.例文帳に追加

本発明が適用されたＨ．２６４／ＭＰＥＧ-４ＡＶＣコーデックは、マクロブロック単位での符号化又は復号処理を並列して行う複数のＭＢ処理エージェント３０と、各マクロブロックの処理状態を管理する状態管理部３３とを備えている。 - 特許庁

Coefficient data of orthogonal conversion blocks with the same block size can be continuously input on a decoder side and coefficient data with the same processing method is continuously input, thereby providing efficient parallel processing.例文帳に追加

復号器側で、ブロックサイズが同一の直交変換ブロックの係数データを連続して入力することが可能となり、処理方法が同一となる係数データが連続して入力されるため、効率的な並列処理が可能となる。 - 特許庁

The DMA processor 2 transfers one block among several divisions of image data to be subjected to image processing from the main memory 6 to the local memory 3 or 4 and transfers image data after image processing in the local memory to the main memory 6 in parallel simultaneously to image processing of the processor 1.例文帳に追加

DMAプロセッサ２は、プロセッサ１の画像処理と時間的に並列に、メインメモリ６から画像処理対象となる画像データを幾つかに分割したうちのひとかたまりをローカルメモリ３又は４に転送し、ローカルメモリ上の画像処理済みの画像データをメインメモリ６に転送する。 - 特許庁

A grouping processing part 21 groups inter-circuit block wiring having wiring sections extended in parallel wherein a difference between the X-directional coordinates or Y-axial coordinates of the start point coordinates is within a prescribed distance, of repeater insertion object inter-circuit block wiring.例文帳に追加

グループ化処理部２１は、リピータ挿入対象の回路ブロック間配線のうちで、始点座標のＸ方向の座標又はＹ方向の座標の差が所定距離以内で、かつ、互いに並行して延びる配線部分を有する回路ブロック間配線をグループ化する。 - 特許庁

An information processor is equipped with an instruction parallel processor 4 which executes processing by accessing a local memory 17, at least one functional block accessing the local memory 17, and a local memory interface 10 which divides and transfers data from the local memory 17 to the instruction parallel processor 4.例文帳に追加

ローカルメモリ１７へのアクセスにより処理を実行する命令並列プロセッサ４と、ローカルメモリ１７にアクセスする少なくとも１つの機能ブロックと、ローカルメモリ１７から命令並列プロセッサ４に対するデータを分割転送するローカルメモリインターフェース１０とを備える。 - 特許庁

Decoding the code word can recognize the arrangement of the blocks without the encoded data so as to attain application of parallel processing to DMA transfer control or the like for the information reproduction with respect to the blocks without the encoded data in parallel with decoding the block data with the encoded data.例文帳に追加

この符号語を復号すれば、符号化データの無いブロックの配置が認識可能になり、符号化データのあるブロックデータの復号に並行して、符号化データの無いブロックに対する情報再生のためのＤＭＡ転送制御等を並列処理可能になる。 - 特許庁

Rear blocks 32, 33 for carrying out actual image processing are connected in parallel with a front block 31, each output is individually processed, and then finally one image is constituted and stored in an external memory as a file.例文帳に追加

フロントブロック３１に実際の画像処理を行うリアブロック３２，３３を並列接続し、各出力を個別に処理したうえで最終的に１つの画像を構成し、ファイルとして外部メモリに記憶する。 - 特許庁

The circuits and processing techniques of various original supporting sub-systems for operating a system including memory address specification, data conversion using a common processing block, time synchronization, asynchronous buffering, the storage of video information and a parallel Huffman decoder, etc., are presented.例文帳に追加

メモリアドレス指定、共通処理ブロックを用いたデータ変換、時間同期、非同期バッファリング、ビデオ情報の記憶、並列ハフマンデコーダ、等を含むシステムを実動化するために種々の独特が支援サブ・システムの回路及び処理技術が開示されている。 - 特許庁

In one block, individual cells are mutually connected in parallel, and connection is made in series between the blocks on the upper and lower faces of the package by using an electrode for cell termination processing that is connected to positive and negative output terminals, a cell-collecting electrode for connecting each cell in parallel, and an inter-block connecting electrode for connecting the cell collecting electrodes.例文帳に追加

１つのブロック内では個々のセルは互いに並列に接続され、正負の出力用端子に接続されるセル終端処理用電極、各セルを並列接続するためのセル集合用電極、ブロック間のセル集合用電極を接続するブロック間接続用電極を用いて、パッケージの上下面でブロック間を直列接続する。 - 特許庁

A memory control block 104 performs in parallel processing for writing in a system shared memory 105 image data of a current frame imaged by an imaging device 101, a processing for reading image data of a preceding frame stored in the system shared memory 105, and processing for writing in the system shared memory 105 composite image data generated by an image compositing block 103.例文帳に追加

メモリ制御ブロック１０４により、撮像素子１０１で撮像された現フレームの画像データをシステム共用メモリ１０５に書き込む処理と、システム共用メモリ１０５に格納された前フレームの画像データを読み出す処理と、画像合成ブロック１０３で生成された合成画像データをシステム共用メモリ１０５に書き込む処理とをそれぞれ並行して行う。 - 特許庁

To further increase speed and reduce power consumption by reducing computational complexity in processing or determination and a memory capacity required for storing pixel values, in parallel filtering for reducing block noise.例文帳に追加

ブロックノイズを低減するためのフィルタ処理を並列に実行する際に、処理や判定の演算量、画素値の保存に必要なメモリ量を削減することで、より一層の高速化と消費電力の削減を実現する。 - 特許庁

Each of respective register blocks 1-21 to 1-2n is provided with an S/P converting means and a P/S converting means for converting a serial signal from/to the macro function block 1-1 and a parallel signal to/from each of processing blocks inside an LSI.例文帳に追加

各レジスタブロック１−２__1 …１−２_n の各々は、マクロ機能ブロック１−１から／へのシリアル信号と、ＬＳＩ内部の各処理ブロックへ／からのパラレル信号とを変換するＳ／Ｐ変換手段及びＰ／Ｓ変換手段を備える。 - 特許庁

Before completing processing of sub macro blocks SM1, SM2 under processing within one macro block, processing of sub blocks SSM8, SSM9, SSM12 each of which is enabled to generate a predictive value is started in an adjoining SM2 and SM3 and these sub blocks SSM8, SSM9, SSM12 are concurrently processed in parallel.例文帳に追加

本発明は、１つのマクロブロック内において、処理中のサブマクロブロックＳＭ１、ＳＭ２の処理を完了しないうちに、隣接するサブマクロブロックＳＭ２、ＳＭ３において、予測値を生成可能となったサブブロックＳＳＭ８、ＳＳＭ９、ＳＳＭ１２の処理を開始して、これらのサブブロックＳＳＭ８、ＳＳＭ９、ＳＳＭ１２を同時並列的に処理する。 - 特許庁

Also, in parallel to the storage, the error correction processing of a sub-code in the information block is performed.例文帳に追加

光ディスク１から再生されたＬＤＣ誤り訂正方法による誤り訂正符号が付加された情報ブロックを順次バッファメモリ３８に記憶させると共に、この記憶と並行して前記情報ブロック中のサブコード符号の誤り訂正処理を行うようにした。 - 特許庁