「connecting trench」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To form a supply opening with high precision and good reproducibility by connecting a trench cut from the surface side of a substrate with a trench cut from the rear surface side of the substrate.例文帳に追加

基板の表側の面から彫り込んだ溝と、基板の裏側の面から彫り込んだ溝とを接続して、高精度に再現性良く供給口を形成する。 - 特許庁

A trench 31 is provided between adjacent ridges 30, and the wiring layer 35 electrically connecting an upper electrode 33 and a pad electrode 34 is disposed in the air at least above the trench 31.例文帳に追加

互いに隣接するリッジ部３０の間に溝部３１が設けられており、上部電極３３とパッド電極３４とを電気的に接続する配線層３５が、少なくとも溝部３１上において中空に配置されている。 - 特許庁

By dry etching, a second trench connecting with this is successively formed on a first trench bottom and the first deposit 7 is covered with a second SiO2-based deposit 8.例文帳に追加

続いて、ドライエッチングにより、前記第１のトレンチ底部に、これと連なる第２のトレンチを形成すると共に、前記第１の堆積付着物７をＳｉＯ_2系の第２の堆積付着物８で覆う。 - 特許庁

A power transistor T2 adjoining the power transistor cell T1 has a second trench 42 formed by connecting a second first-stage trench 421 and a second second-stage trench 422 to each other, and also has a third semiconductor region (body region) 52 with a uniform width in the first semiconductor region (drift layer) 3 along an internal wall of the second first-stage trench 421.例文帳に追加

パワートランジスタセルＴ１に隣り合うパワートランジスタＴ２は、第２の一段目トレンチ４２１及び第２の二段目トレンチ４２２を連結した第２のトレンチ４２を備え、第２の一段目トレンチ４２１の内壁に沿った第１の半導体領域（ドリフト層）３に均一幅を有する第３の半導体領域（ボディ領域）５２を備える。 - 特許庁

The opening trench 17 side end of the female screw 11 is placed in the neighborhood of a line connecting the holding parts 16 on both the ends.例文帳に追加

両端部の当たり部１６を結ぶ線上に雌ねじ部１１の開口溝１７側の端部付近を位置させる。 - 特許庁

To provide a semiconductor device and a manufacturing method of the same, capable of suppressing the variety of resistance values of connecting parts caused by the deviation of processing positions of the connecting parts between a trench capacitor and a transistor in the semiconductor device employing the trench capacitor and of reducing the resistance values themselves.例文帳に追加

トレンチキャパシタを用いた半導体装置におけるトレンチキャパシタとトランジスタとの接続部の加工位置ずれに起因する当該接続部の抵抗値のばらつきを抑制すると共にその抵抗値自体を低減する半導体装置及びその製造方法を提供する。 - 特許庁

Further, in a (p) base region on the bottom of a trench, an n+ source region and a p+ contact region are formed, and a source electrode is connected to an n+ source region and p+ contact region respectively via a source connecting conductor and a p+ connecting conductor.例文帳に追加

また、トレンチ底部のｐベース領域内に、ｎ^+ ソース領域とｐ^+ コンタクト領域とを形成し、ソース電極とｎ^+ ソース領域、ｐ^+ コンタクト領域とをそれぞれソース接続導体、ｐ^+ 接続導体で接続する。 - 特許庁

Impurity concentrations in distal portions (front and back distal portions) 14a of the trench gate electrode 14 covering a wide range of the insulating film 12a adjacent to corners 10a of the trench 10 in a gate intermediately connecting portion 18 and in a partial gate pad 20 are lower than that of an intermediate portion 14c of the trench gate electrode14 or the like.例文帳に追加

トレンチ１０のコーナー部１０ａに隣接する絶縁膜１２ａを広い範囲で覆うトレンチゲート電極１４の端部（前端部、後端部）１４ａ、ゲート中継部１８、一部のゲートパッド２０の不純物濃度は、トレンチゲート電極１４の中間部１４ｃ等の不純物濃度に比べて低い。 - 特許庁

A conductive plate 26 is brought to a floating potential in a DC, and a trench plate 24 is formed between a source electrode 28 and the buried oxide film 21, thus connecting the conductive plate 26 on the source electrode 28 side through the trench plate 24.例文帳に追加

導電プレート２６を直流的にフローティング電位にし、ソース電極２８と埋込み酸化膜２１との間にトレンチプレート２４を設けることにより、トレンチプレート２４を介して導電プレート２６をソース電極２８側に接続する。 - 特許庁

The isolation trench lower-part is filled with a conductive material 14, which material comprises a side wall part which is at least partially separated from the trench lower-part side wall by a first electric insulator and a lower part electrically connecting to the semiconductor body.例文帳に追加

アイソレーショントレンチ下部は導電材料１４で充填され、この材料は第１の電気的絶縁体によりトレンチ下部側壁から少なくとも部分的に分離された側壁部分と、半導体ボディと電気的に接触した下部を有する。 - 特許庁

The method for manufacturing the semiconductor memory device comprises steps of: providing a source connecting electrode 8 for connecting trench capacitors 3, 4, 5, 6 and 7 provided in trench grooves 2 in a semiconductor substrate 1 to data transfer transistors 11, 12, 13, 14 and 16 provided on the substrate, and transferring the data of the capacitors via the data transfer transistors.例文帳に追加

半導体基板１中のトレンチ溝２内に設けられたトレンチキャパシタ３、４、５、６、７と、半導体基板上に設けられたデータ転送トランジスタ１１、１２、１３、１４、１６との間を接続するソース接続電極８が設けられて、トレンチキャパシタのデータがデータ転送トランジスタを介して行われる。 - 特許庁

Then, by connecting an emitter electrode (7) and the n-type source region on the trench side wall, the element is micronized and the ON resistance is reduced as well.例文帳に追加

そして、エミッタ電極（７）とｎ型ソース領域との接続を、トレンチ側壁で行うことにより、素子の微細化も実現でき、オン抵抗の低減も可能となる。 - 特許庁

A contact hole 18 for electrically connecting the gate electrode 7 and a gate interconnection 10 is formed in an interlayer insulation film 8 above the trench 5 within a transistor region.例文帳に追加

また、ゲート電極７とゲート配線１０とを電気的に接続させるためのコンタクトホール１８を、層間絶縁膜８のうち、トランジスタ領域内におけるトレンチ５の上方の位置に形成する。 - 特許庁

This semiconductor device 100 is formed with an outer peripheral trench 4a surrounding in a loop patten so as to surround a cell region 10 when viewed from a direction intersecting a semiconductor substrate 2, and a gate pad 8 for connecting a bonding wire.例文帳に追加

半導体装置１００には、半導体基板２に交差する方向からみて、セル領域１０を囲むループ状に囲んでいる外周トレンチ４ａと、ボンディングワイヤを接続するためのゲートパッド８が形成されている。 - 特許庁

To make feasible connecting a source region more reliably in a non- volatile semiconductor memory adopting an STI(shallow trench isolation) structure in the interelement isolation.例文帳に追加

本発明は、素子間分離にＳＴＩ構造を採用する不揮発性半導体記憶装置において、ソース領域をより確実に接続できるようにすることを最も主要な特徴とする。 - 特許庁

To provide a method for manufacturing a semiconductor device, capable of reducing the resistance ratio when connecting the upper electrode of a trench capacitor to the diffusion layer of a transistor, and to provide a semiconductor device.例文帳に追加

トレンチキャパシタの上部電極と、トランジスタの拡散層とを接続する際の低抵抗化が可能な半導体装置の製造方法および半導体装置を提供する。 - 特許庁

To prevent the epitaxial growth of an n-type polycrystalline silicon film connecting the storage node electrode of a trench capacitor to the n-type source/drain diffusion layer of an MOS (metal oxide semiconductor) transistor.例文帳に追加

トレンチキャパシタのストレージノード電極とＭＯＳトランジスタのｎ型ソース／ドレイン拡散層とを接続するｎ型多結晶シリコン膜のエピタキシャル成長を防止すること。 - 特許庁

On an SOI type wafer, a shallow trench is formed in a connecting part as one part of a device isolation film-forming area between a device region and a ground area by utilizing an etching-proof film.例文帳に追加

本発明よると、ＳＯＩ型基板に素子領域と接地領域の間の素子分離膜形成領域の一部である連結部にエッチング防止膜を利用して浅いトレンチを形成する。 - 特許庁

On the remaining part, except for the intermediate connecting part of the device isolation film forming area between the device region and the ground region, a deep trench for exposing an embedded oxide layer is formed by utilizing an etching-proof film pattern.例文帳に追加

素子領域と接地領域との間の素子分離膜形成領域中間連結部を除外した残余部にエッチング防止膜パターンを利用して埋没酸化層が露出される深いトレンチを形成する。 - 特許庁

To prevent the occurrence of junction leaks caused by misalignment in a connecting hole opening process in a highly integrated semiconductor device using a shallow trench isolation structure for element isolation.例文帳に追加

シャロートレンチアイソレーション構造の素子分離を用いた高集積度半導体装置において、接続孔開口工程のミスアライメントに起因する接合リークを低減する。 - 特許庁

The wiring board 101 comprises an insulating resin film 106, a second conductive film 104 and a first conductive film 102 formed on its front and rear surfaces, and a via 116 formed to fill up a trench provided in the insulating resin film 106 for electrically connecting the front and rear surfaces of the insulating resin film 106.例文帳に追加

配線基材１０１は、絶縁樹脂膜１０６と、その表裏に設けられた第二の導電性膜１０４および第一の導電性膜１０２と、絶縁樹脂膜１０６に設けられた凹部を埋め込んで形成され、絶縁樹脂膜１０６表裏を電気的に接続するビア１１６と、を含む。 - 特許庁

The semiconductor device is provided with a second capacitor which is formed by providing an upper electrode 540, on the upper side of a first electrode 520 (surface strap) electrically connecting a source diffused layer S of a MOS transistor and a storage electrode 330 of a deep trench capacitor C_DT, by means of a second insulating film 530.例文帳に追加

ＭＯＳトランジスタのソース拡散層ＳとディープトレンチキャパシタＣ_ＤＴのストレージ電極３３０を電気的に接続する第一の電極（サーフェスストラップ）５２０上部に、第二の絶縁膜５３０を介して上部電極５４０を形成し、第二のキャパシタを備える。 - 特許庁

To provide a semiconductor memory element having a trench type capacitor of high-speed operation by reducing the resistance of a terminal area of a source-drain of a transistor and a capacitor electrode, while more simply connecting between a source-drain of a transistor and a capacitor electrode, and to provide a method of manufacturing the same.例文帳に追加

より簡便にトランジスタのソース・ドレイン部とキャパシタ電極との間を接続して構成するとともに、トランジスタのソース・ドレイン部とキャパシタ電極との接続部の抵抗値を低減して高速動作の可能なトレンチ型キャパシタを有する半導体記憶素子を得ること。 - 特許庁

To obtain a semiconductor device, having a structure for connecting a plug or a line onto a metal pattern embedded in an insulation film containing fluorine, in which good connection is kept between a metal film filling the trench in the insulation film containing fluorine and other metal films which are connected therewith.例文帳に追加

フッ素含有絶縁膜に埋め込まれた金属パターンの上にプラグ又は配線を接続する構造を有する半導体装置に関し、フッ素含有絶縁膜の溝に埋め込まれた金属膜とこれに接続される別の金属膜との接続を良好に保つこと。 - 特許庁

To prevent generation of recesses of a conductive film in a wiring trench or a connecting hole, when polishing a barrier metal on an insulating film in a manufacturing method of a semiconductor device, comprising a process of forming a low resistor metal film on a base film via the barrier metal film.例文帳に追加

下地膜の上にバリアメタル膜を介して低抵抗金属膜を形成する工程を含む半導体装置の製造方法に関し、絶縁膜上でのバリアメタルの研磨の際に配線溝又は接続孔内に導電膜のリセスの発生を防止すること。 - 特許庁

The element isolation region is a deep trench 15, consisting of a forward taper profile 13 and a bowing profile connecting to a lower part, and a boundary surface between the forward taper profile 13, and the bowing profile is arranged in the high concentration impurity diffusion semiconductor layer 1.例文帳に追加

素子分離領域は、順テーパ形状部１３及び下部に繋がるボーイング形状部からなるディープトレンチ１５であり、前記順テーパ形状部と前記ボーイング形状部との境界面は高濃度不純物拡散半導体層１内に配置されている。 - 特許庁

When the excavated trench 3 is formed, an open shield machine 11 or a cutting earth retaining body 13 constituted by connecting earth retaining plates 131 arranged in approximately parallel with each other at an interval with an interval holding member 132 uses a deformed section shield machine 12 equipped with the ceiling of the deformed section shield machine 12.例文帳に追加

掘削溝３の造成に際しては、オープンシールド掘進機１１、または間隔を置いて略並行に配置した山留め板１３１を間隔保持部材１３２にて連結させてなる切削山留め体１３を、異形断面シールド掘進機１２の天井に備えた異形断面シールド掘進機１２を使用する。 - 特許庁