| 例文 |
dummy patternの部分一致の例文一覧と使い方
該当件数 : 807件
A dummy pattern part is arranged same as the circuit for driving at the outside of the arrangement of the circuit for driving the piezoelectric element and in the peripheral region within the piezoelectric element region.例文帳に追加
FPCの圧電素子駆動用の回路側を圧電素子側にして、異方導電性接着層を介して、FPCと圧電素子とを圧着して、FPCと圧電素子とを電気的に接続して一体的に積層しているものであり、FPCには、前記圧電素子駆動用の回路の配列の外側、かつ、圧電素子領域内の周辺領域に、前記駆動用の回路と同じくして、ダミーパターン部を配設している。 - 特許庁
The first pattern exposure is performed to a resist film, consisting of negative type resist material by using the first photomask A, having a first hole light-shielding part 1 for forming the first hole patterns to be arranged sparsely, a second dummy light-shielding part 2 arranged in the periphery of the part 1 and a second hole light-shielding part 3 for forming the second hole patterns to be arranged densely.例文帳に追加
ネガ型のレジスト材料からなるレジスト膜に対して、疎に配置される第1のホールパターンを形成するための第1のホール用遮光部1と、該第1のホール用遮光部1の周辺に配置されたダミー遮光部2と、密に配置される第2のホールパターンを形成するための第2のホール用遮光部3を有する第1のフォトマスクAを用いて第1回目のパターン露光を行なう。 - 特許庁
A circuit board 1 with a resistor comprises a closed-loop circuit 3 which is formed on an insulating layer 2 and connected to a resistor 10, scheduled to be trimmed, which is provided between end parts 5 and 6 of an inverted Ωshaped wiring 4, and an intermediate electrode 14 comprising a dummy pattern 16 which is provided in the middle of the resistor 10 and halves the resistor 10.例文帳に追加
絶縁層2の上に形成されると共に、略逆Ω形の配線4の端部5,6間に配置され、且つトリミングされる予定の抵抗体10を接続した閉ループ回路3と、上記抵抗体10の中間に設けられ且つ当該抵抗体10を二分割するダミーパターン16を有する中間電極14と、を含む、抵抗付き回路基板1。 - 特許庁
Within a range 10 where a square having one side of 1 μm and including the element region 11 is remarked as a unit, occupation rate of the total pattern area of the element region 11 and a dummy element region 13 is set at 25% or above.例文帳に追加
Si基板上に形成した不純物拡散層または多結晶Si上にNiとの反応生成物を形成する際に、反応時のSi中でのNiの拡散係数を考慮して反応領域を規定し、素子領域11を含む一辺1μmの正方形を単位として着目する範囲10内で素子領域11のパターン面積およびダミー素子領域13のパターン面積の合計が占有する率が25%以上になるように形成されている。 - 特許庁
In the multilayer circuit wiring board, a plurality of layers of wiring patterns composed of a conductive material via an insulating board and at least one dummy pattern are laminated, and the layers are connected by the field via electrically.例文帳に追加
本発明は、絶縁基板を介して導電材料によって構成された配線パターン及び少なくとも1つのダミーパターンを複数積層し、層間の電気的接続はフィルドビアによって行う多層回路配線板であって、前記フィルドビアのパッドの外縁と前記ダミーパターンの外縁の距離が40μm以下であることを特徴とする多層回路配線板であり、配線基板内部のフィルドビアへの応力集中を抑えることが出来る。 - 特許庁
The semiconductor device is provided with first and second end contacts formed on a semiconductor substrate and arranged at both ends thereof, a long load resistor 410 having at least one or more dummy contacts 450 located between the first and second end contacts 430, 430 and a metallic pattern 440 connected to the load resistor 410 via the first and second end contacts 430.例文帳に追加
本発明の半導体装置は、半導体基板上に形成されて、その両端部分に配列された第1および第2端部コンタクト430と、第1および第2端部コンタクト430,430間に配列された少なくとも一つ以上のダミーコンタクト450を備えた全長が長い負荷抵抗410と、第1および第2端部コンタクト430を通して負荷抵抗410に連結される金属パターン440を備える。 - 特許庁
By this net list extracting method, information on connections among elements is extracted from a layout pattern, designed so that blocks have hierarchical structure, while the hierarchical structure is held; and a dummy element is formed between input and output terminals in a block positioned in a specific layer (step S25) and then only the input and output terminals are extracted without extracting elements in the block.例文帳に追加
複数のブロックが階層構造を有するように設計されたレイアウトパターンから、階層構造を保持したまま素子間の接続情報を抽出する集積回路のネットリスト抽出方法であり、所定の階層に位置するブロックに対して、このブロック内の入出力端子間に擬似の抵抗素子を形成することにより(ステップS25)、前記ブロック内の素子を抽出することなく、前記入出力端子のみ抽出を行う。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|