「dummy pattern」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

In the multi-wiring film forming step, a dummy pattern formed by vertically linking together the wirings and the vias is formed in a region other than the dicing region in the scribe line region, and no dummy pattern formed by vertically linking together the wirings and the vias is formed at least on an upper part of the interlayer insulating film in the dicing region.例文帳に追加

そして、前記多層配線膜を形成する工程において、前記スクライブライン領域における前記ダイシング領域を除く領域には、前記配線及び前記ビアを上下方向に連結させたダミーパターンを形成し、前記ダイシング領域における前記層間絶縁膜の少なくとも上部には、前記配線及び前記ビアを上下方向に連結させたダミーパターンを形成しない。 - 特許庁

This questionnaire evaluation method, which is provided with a response result table for collecting the response results of the questions and dummy questions of questionnaires, comprises a step for calculating a pattern showing mental tendency based on the answer results of one or both of the questions and the dummy questions in the response result table and a step for calculating coefficients corresponding to the pattern to correct the response results.例文帳に追加

アンケートの質問およびダミー質問の回答結果を収集する回答結果テーブルを設け、回答結果テーブル中の質問およびダミー質問の一方あるいは両方の回答結果をもとに心理的傾向を表すパターンを算出するステップと、パターンに対応した係数を算出して回答結果を補正するステップとを有するアンケート評価方法である。 - 特許庁

Based on the field signals f1-f4, the ROM 300, 302, 304, 306 decode and output 4-line simultaneous selecting MLS operation results performed on the display patterns identified by the 1st to 4th bits of gradation data and the dummy display patterns corresponding thereto by using an orthogonal function specified by a combination of a scanning pattern and a dummy scanning pattern of a virtual electrode.例文帳に追加

ＲＯＭ３００、３０２、３０４、３０６は、走査パターンと仮想電極のダミーの走査パターンとの組み合わせにより規定される直交関数を用いて、階調データの第１〜第４ビットにより特定される表示パターンとこれに対応したダミーの表示パターンとに対して行った４ライン同時選択のＭＬＳ演算結果を、フィールド信号ｆ１〜ｆ４に基づき、デコード出力する。 - 特許庁

The semiconductor integrated circuit includes a plurality of function modules formed in a chip, and a functional dummy pattern 5 formed in the peripheral vacant region 3 of a predetermined function module 2 in the chip and having an aberration monitoring function, and the functional dummy pattern 5 is formed by that a band-shaped metal portion B and a band-shaped insulating film portion L are periodically repeated respectively in the plan view.例文帳に追加

この半導体集積回路は、チップ内に形成された複数の機能モジュールと、チップ内の所定の機能モジュール２の周辺の空き領域３に形成され、収差モニタ機能を有する機能性ダミーパターン５とを備え、機能性ダミーパターン５は、平面視で帯状のメタル部Ｂと帯状の絶縁膜部Ｌとがそれぞれ周期的に繰り返されて形成される。 - 特許庁

When a peripheral dummy pattern is given any feature by giving changes such as thinning out, changing of shape or size, etc. to a dummy pattern formed in an uppermost wiring layer area for flattening an interlayer film and the surface picture of the semiconductor integrated circuit is magnified and displayed, the position of the surface picture in the semiconductor integrated circuit can be specified.例文帳に追加

層間膜の平坦化のために最上位配線層領域に形成されたダミーパターンに対して、間引く，形状を変える，大きさを変える等の変化を施すことにより、周囲のダミーパターンに対して特長をもたせ、半導体集積回路の表面画像を拡大して表示した場合に、半導体集積回路内における表面画像の位置を特定することができる。 - 特許庁

To form a dummy conductive land in a layer where the connection pattern of a multilayer printed circuit board is not formed, to prevent through hole plating from being deformed due to thermal stress by the conductive land, and to secure the continuity between the connection pattern and through hole plating.例文帳に追加

本発明は、多層プリント基板の接続パターンが形成されていない層にダミーの導電ランドを形成し、この導電ランドによってスルーホールメッキの熱ストレスによる変形を防止し、接続パターンとスルーホールメッキとの導通を確保することを目的とする。 - 特許庁

An installation result image creation part 130 creates and displays on an image display part 110 an installation result image representing a joint pattern including the dummy joints by the arrangement of the selected plate building materials 10 in the selected arrangement pattern on the installation surface.例文帳に追加

施工結果画像作成部１３０は、施工対象面上に、選択された板状建材１０を選択された配置パターンで配置したときの疑似境界線を含めた境界線模様を示す施工結果画像を作成して、画像表示部１１０に表示する。 - 特許庁

After a resist film is formed on the surface of a semiconductor device 10, a wiring pattern 24 is formed by exposing the resist film with a light, wherein dummy patterns 26 which are close to the wiring pattern 24 are also formed simultaneously.例文帳に追加

半導体装置１０の表面にレジスト膜１４を形成した後、当該レジスト膜１４への露光を行い配線用パターン２４を形成するとともに、前記露光にて当該配線用パターン２４に近接するダミーパターン２６も同時に形成することとした。 - 特許庁

Upper faces, side faces and lower faces of all regions in at least the long-side direction of the high resistive region of the polycrystal silicon thin film resistive element are enclosed with a semiconductor substrate, metal and dummy pattern of the thin film resistive element.例文帳に追加

多結晶シリコン薄膜抵抗素子の高抵抗領域の少なくとも長辺方向全域の上面、側面、下面を半導体基板とメタルと薄膜抵抗素子のダミーパターンとで包囲する。 - 特許庁

The strength is increased in portion on which the impact of wire bonding directly affects, and the variation of the etching condition due to the enlargement of size of the dummy pattern can be controlled to a minimum.例文帳に追加

これにより、ワイヤボンディング時の衝撃が直接影響する部分の強度を高めつつ、ダミーパターンのサイズを大きくすることによるエッチング条件の変動を最小限に抑えることができる。 - 特許庁

In this case, by forming the discrimination pattern 8 in the dummy pixel region A1, the data line 3 is made to be close to a scanning line drive circuit 100 and a picture frame area is reduced.例文帳に追加

識別パターン８をダミー画素領域Ａ１に形成することによって、データ線３と走査線駆動回路１００とを近接させることができ、額縁面積を縮小させることができる。 - 特許庁

Specifically, the metal pad PAD is provided on the dummy pattern forbidden region PROH, wherein the metal pad is connected to the semiconductor device circuits through the interlayer dielectric layers IL and has an electrically connected region to an outside.例文帳に追加

すなわち、ダミーパターン禁止領域ＰＲＯＨ上に層間絶縁膜ＩＬを介して半導体素子回路に繋がり外部との電気的接続領域を有する金属パッドＰＡＤが設けられている。 - 特許庁

Metal pads PAD are connected to the semiconductor element circuits via the layer insulation layer IL on the dummy pattern preventing the region PROH and have electrically connecting regions to the outside.例文帳に追加

すなわち、ダミーパターン禁止領域ＰＲＯＨ上に層間絶縁膜ＩＬを介して半導体素子回路に繋がり外部との電気的接続領域を有する金属パッドＰＡＤが設けられている。 - 特許庁

The conductive film 15c and a wiring layer 65 are formed of the same layer, so that the wiring layer 65 functions as the dummy pattern of the capacitor having the conductive films 15c and 15a.例文帳に追加

導電性膜１５ｃと配線層６５とは、同一層により形成されているため、配線層６５は導電性膜１５ｃおよび導電性膜１５ａを有するキャパシタのダミーパターンとして機能する。 - 特許庁

The semiconductor device including a cell array has provided with a process failure detection circuits, having a layout pattern of the substantially same shape as that of the cell of the cell array in a dummy region provided in the periphery of the cell array.例文帳に追加

セルアレイを含む半導体装置において、セルアレイの周囲に設けられたダミー領域にセルアレイのセルと略同一形状のレイアウトパターンを有するプロセス不良検出回路を設ける。 - 特許庁

To increase cost-effectiveness when an array antenna is installed by realizing high-speed and large-capacity communication by effectively using a dummy antenna used only to eliminate asymmetry of a beam pattern.例文帳に追加

ビームパタンの非対称性を解消するためのみに用いられていたダミーアンテナを有効利用することにより高速・大容量通信を実現し、アレイアンテナ設置の際の費用対効果を増大させる。 - 特許庁

To provide a semiconductor memory device such as a NAND type flash-memory device or the like capable of preventing occurrence of a short circuit failure between gate electrodes SG even though a dummy contact is formed by an auxiliary pattern.例文帳に追加

補助パターンでダミーコンタクトが形成されてもゲート電極ＳＧとの間で短絡不良が発生するのを防止できるＮＡＮＤ型フラッシュメモリ装置等の半導体記憶装置を提供する。 - 特許庁

Since a resist pattern under the light-shielding film is not developed but remains at a wafer periphery, a copper wiring layer in the damascene process is prevented from being exposed without reducing the number of chips to be obtained by dummy shot.例文帳に追加

遮光膜下のレジストパターンは現像されずに、ウェハ周辺部に残ることから、ダミーショットによる取れ数を減少することなくダマシンプロセスにおける銅配線層の露出を防止することができる。 - 特許庁

Each of the cooling element blocks 3 is a dummy pattern which is formed on the substrate 2 at the same time as the semiconductor devices 1 and functions partly or entirely as a cooling element.例文帳に追加

冷却素子ブロック３は、半導体デバイス１の形成に伴って基板１上に形成されるダミーパターンの一部あるいは全部に冷却素子としての機能を持たせることによって形成されている。 - 特許庁

A test chart 91 is printed which includes: a YMC non-discharge detecting pattern image 71 consisting of a process black colored Y+M+C dot 88 and a K dummy jet adjusting image 73 consisting of a K dot 74.例文帳に追加

また、プロセスブラック色のＹ＋Ｍ＋Ｃドット８８から成るＹＭＣ不吐出検知パターン画像７１と、Ｋドット７４から成るＫダミージェットと調整画像７３と、を含むテストチャート９１を印字する。 - 特許庁

A trench 100 is formed in the dummy metal wiring region and then a resist pattern 105 for the metal wiring is formed, so that a surface area per unit area of a resist on the trench can be increased.例文帳に追加

ダミー金属配線領域にはトレンチ１００を形成し、次いで、金属配線のためのレジストパターン１０５を形成すると、トレンチ上のレジストは単位面積当り表面積を大きくすることができる。 - 特許庁

Furthermore, at least a part of these metal leg pieces 3 is soldered to a solder land 7 or a solder land 8 that is a dummy land connected to a wiring pattern 5 on the printed circuit board 2.例文帳に追加

また、これら金属脚片３のうちの少なくとも一部はプリント基板２上において、配線パターン５に接続された半田ランド７やダミーランドである半田ランド８に半田接合されている。 - 特許庁

The dummy gate pattern 13 is cut at a predetermined position in the gate width direction in the upper part of the diffusion layer 10, and performs a high-speed operation of the MOS transistor by reducing a resistance right beneath a cut portion 13a.例文帳に追加

ダミーゲートパターン１３は、拡散層１０の上部におけるゲート幅方向の所定位置で切断され、切断部１３ａの直下で抵抗を低減して高速なＭＯＳトランジスタの動作を実現する。 - 特許庁

The driving circuit includes a substrate, a driving chip disposed on the substrate, a plurality of circuit lines connected to the driving chip, and a dummy pattern disposed outside the circuit lines parallel thereto.例文帳に追加

駆動回路は、基板、基板上に配置された駆動チップ、駆動チップに連結された複数の回路配線及び回路配線と並んで配置されて、回路配線等の外側に配置されたダミーパターンを含む。 - 特許庁

A plurality of dummy tungsten plug 15D are provided on the auxiliary pattern 11S spaced apart from the tungsten plug 15 and connected with the lower layer wiring 11 but it is electrically open on the upper layer.例文帳に追加

ダミーのタングステンプラグ１５Ｄは、タングステンプラグ１５から離れた補助パターン１１Ｓ上に複数設けられ、下層配線１１と結合されるが上層において電気的にはオープンになっている。 - 特許庁

In the semiconductor device having the damascene gate or the replaced gate, a dummy gate 12a is additionally disposed at a position 14 except the gate formed position, whereby the uneven gate pattern density is reduced.例文帳に追加

ダマシン型ゲートあるいはリプレース型ゲートを有する半導体装置において、ゲート形成位置以外の位置１４に、ダミーゲート１２ａを追加して配置することにより、ゲートパターン密度の偏りを小さくする。 - 特許庁

A recording gap layer 9 is formed on a lower magnetic layer 7 and a photoresist pattern 31 is selectively formed as a dummy layer in a region adjacent to a recording head forming region on the recording gap layer 9.例文帳に追加

下部磁性層７上に記録ギャップ層９を形成し、この記録ギャップ層９上の、記録ヘッド形成領域に隣接した領域に、ダミー層としてのフォトレジストパターン３１を選択的に形成する。 - 特許庁

To provide a semiconductor, having high throughput property and its manufacturing method which inserts a minimum required dummy pattern for improving high planarity, after CMP process.例文帳に追加

本発明の目的は、必要最小限のダミーパターンの挿入によってＣＭＰ工程後の平坦性が向上でき、又、高いスループット性を有する半導体装置とその製造方法を提供することにある。 - 特許庁

To provide a semiconductor device capable of reducing the influence of a stress applied by an upper wiring layer on the semiconductor device, and maintaining the effect obtained by providing a dummy wiring pattern and applying a CMP technology.例文帳に追加

上部配線層が半導体素子に与えるストレスの影響を低減すると共に、ダミー配線パターンを設けてＣＭＰ技術を適用した効果を維持し得る半導体装置を提供する。 - 特許庁

From the result of dummy printing, the deformation ratio of the pattern enlarged in fan-shape by print pressure of the printing plate 17 during transfer is calculated at the print start position and the print end position.例文帳に追加

ダミー印刷の結果から、転写の際の印刷版１７の印圧によって扇状に拡大してしまったパターンの変形の割合を印刷開始位置と印刷終了位置とで算出する。 - 特許庁

Specifically, the metal pad PAD is provided on the dummy pattern forbidden region PROH, wherein the metal pad is connected to the semiconductor device circuits through the interlayer dielectrics IL and has an electrically connected region to an outside.例文帳に追加

すなわち、ダミーパターン禁止領域ＰＲＯＨ上に層間絶縁膜ＩＬを介して半導体素子回路に繋がり外部との電気的接続領域を有する金属パッドＰＡＤが設けられている。 - 特許庁

While providing such a process, the dummy pattern 12DMY at least on the underside and in the vicinity of a fuse element FUSE forming region is covered with a protective film 252 thus preventing silicification.例文帳に追加

このような工程を具備しつつ、上記サリサイド工程の前に少なくともヒューズ素子ＦＵＳＥ形成予定領域下及び近傍のダミーパターン１２ＤＭＹを保護膜２５２で覆い、シリサイド化を防ぐようにする。 - 特許庁

In a method for designing the semiconductor integrated circuit by arraying standard cells Sc1, at the ends of gate patterns 5 constituting the standard cells Sc1, dummy patterns 3 are disposed in the direction perpendicular to the gate patterns 5, and reduction in the gate pattern possession density at the ends of the gate patterns 5 is compensated by disposing the dummy patterns 3.例文帳に追加

標準セルＳｃ１を配列して半導体集積回路を設計する方法において、標準セルＳｃ１を構成するゲートパターン５の端部に、該ゲートパターン５と垂直な方向にダミーパターン３を配置し、該ダミーパターン３の配置により、ゲートパターン５の端部での該ゲートパターンの占有密度の低下を補う。 - 特許庁

In an exposure unit EXP dealing with liquid-immersion exposure; a cleaning substrate CW used for cleaning operation of a substrate stage, and a dummy substrate DW used for performing adjustment of an exposure position of a pattern image, are previously held in a dummy substrate storage 91 of a substrate processing apparatus SP, and a cleaning substrate storage 92, respectively.例文帳に追加

液浸露光対応の露光ユニットＥＸＰ内にて基板ステージの洗浄作業に使用するクリーニング基板ＣＷおよびパターン像の露光位置の調整を行うときに使用するダミー基板ＤＷをそれぞれ基板処理装置ＳＰのダミー基板格納部９１およびクリーニング基板格納部９２に保持しておく。 - 特許庁

Next, a plurality of normal patterns corresponding to the respective cores formed from a wiring pattern material layer and a plurality of dummy patterns formed at least one side of each of the normal patterns apart from the normal pattern by a prescribed interval are formed by depositing the wiring pattern material layer on the mask layer for lift-off and peeling off the exposed mask layer for lift-off.例文帳に追加

次いで、リフトオフ用マスク層上に配線パターン材料層を堆積し、露光されたリフトオフ用マスク層を剥離することにより、配線パターン材料層から形成された各コアに対応する複数の正規パターンと各正規パターンの少なくとも片側に該正規パターンから所定間隔離間して形成された複数のダミーパターンを形成する。 - 特許庁

Moreover, since e.g. by connecting the outer four from the outermost wiring pattern 24a as dummy wirings 24b to form a reinforcement part 26 with a width E larger than the width D of the outermost wiring pattern 24a, the wiring pattern 24 can withstand the stresses of kinks or the like, with respect to the liquid crystal panel 2 of a flexible substrate 3.例文帳に追加

また、最外側の配線パターン２４ａから例えば外側に４本をダミー配線２４ｂとして、それらを繋ぎ、当該最外側の配線パターン２４ａの幅Ｄより幅広Ｅとなる補強部２６とすることで、当該配線パターン２４をフレキシブル基板３の液晶パネル２に対する捩れなどによるストレスにも耐えられるようにできる。 - 特許庁

In the area of a semiconductor device manufacturing mask 200 except for a real pattern 202, a square dummy pattern 204, for example, having one side of 0.25 μm or less is inserted and the pattern density is made uniform, and an etching processing can be performed without changing conditions for every semiconductor device manufacturing mask and the global step of a post-CMP interlayer insulation film is not increased.例文帳に追加

半導体製造用マスク２００内の実パターン２０２以外の領域に，例えば一辺が０．２５μｍ以下の正方形のダミーパターン２０４を挿入し，パターン密度を均一化して，半導体製造用マスク毎に条件を変えることなくエッチング処理を行えるとともに，ＣＭＰ後の層間絶縁膜のグローバル段差を増大させないようにする。 - 特許庁

In a semiconductor device 1 which is configured to seal a semiconductor chip 8 mounted on the main plane of a package board 2 with sealing material 11, a conductor pattern 4 for wiring is arranged on the main plane and rear planes of the package board 2; and a dummy conductor pattern 4 is arranged on the area on which the wiring conductor pattern 4 is not arranged.例文帳に追加

パッケージ基板２の主面上に実装された半導体チップ８を封止部材１１によって封止した構成を持つ半導体装置１において、パッケージ基板２の主面および裏面に、配線用の導体パターン４を配置した他に、その配線用の導体パターン４が配置されていない領域にダミー用の導体パターン４とを配置した。 - 特許庁

The method forming the dummy gate includes a step for applying polymer made of excessive carbon composition and forming a polymer film, a step for forming a photo-resist pattern on the polymer film, and a step for transcribing the photo-resist pattern onto the polymer film.例文帳に追加

前記ダミーゲートは、前記半導体基板上に、炭素過剰の組成のポリマーを塗布してポリマー膜を形成する工程、前記ポリマー膜上にフォトレジストパターンを形成する工程、及び、前記フォトレジストパターンを前記ポリマー膜に転写する工程により形成されることを特徴とする。 - 特許庁

In a thermosensible magnetic recording medium 8 successively laminating a magnetic recording layer 2, the magnetic bar code formed from a regular pattern 3 and a dummy pattern 4, a hidden layer 5 and a thermosensible recording layer 6 on a substrate 1 at least, the aluminum powder and a carbon black are contained in the hidden layer 5.例文帳に追加

基体１上に少なくとも磁気記録層２、正規パターン３とダミーパターン４から形成される磁気バーコード、隠蔽層５、感熱記録層６を順次積層した感熱磁気記録媒体８において、該隠蔽層５中にアルミニウム粉末とカーボンブラックを含有させる。 - 特許庁

Since the current density distribution is coarse on the side formed with the dummy electroforming part and is dense on the opposite side, the rugged pattern is low in height on the incident side and high on the opposite side, therefore, even though the light guide plate thus manufactured has a uniform rugged pattern, it can uniformalize brightness.例文帳に追加

ダミー電鋳部が設けられた側は、疎な電流密度分布になり、反対側は、密な電流密度分布になるから、入射光側の凹凸パターンの高さは低くなり、反対側は高くなり、このスタンパで作製される導光板は、凹凸パターンが均一でも、輝度を均一にできる。 - 特許庁

A second insulating film 57 having a low coverage rate is deposited on the full surface of a semiconductor substrate 51 including the upper sides of a plug 55, a first wiring pattern 53a and a dummy pattern 53b, and then a third insulating film 58 having a high coverage rate is deposited on the full surface of a second insulating film 57.例文帳に追加

半導体基板５１の上にプラグ５５、第１の配線パターン５３ａ及びダミーパターン５３ｂの上側を含む全面にわたって、被覆率が低い第２の絶縁膜５７を堆積し、続いて、被覆率が高い第３の絶縁膜５８を第２の絶縁膜５７上に全面に堆積する。 - 特許庁

A grid pattern configured of first and second linear wiring 2, 3 crossing each other is formed on the surface of a substrate, and separation parts 4 are formed in the linear wiring of this pattern, and an electrically independent sensor part 5 and a dummy sensor part 6 are formed adjacently to each other.例文帳に追加

基板の表面に、互いに交差する第１及び第２の線状配線２，３からなる格子パターンが形成され、このパターンの線状配線に分離部４を設けることにより、電気的に独立したセンサ部５及びダミーセンサ部６を互いに隣接して形成する。 - 特許庁

Copper foil (a base material 5 for a hollow part forming member) is supported by a dummy member 4, the copper foil is etched by solvent after plotting resist 6 into a prescribed pattern on the copper foil by ink jet, and the hollow part forming member 3 having the prescribed pattern specified by the resist 6 is formed.例文帳に追加

ダミー部材４により銅箔（中空部形成部材用基材５）を支持し、銅箔の上にインクジェットでレジスト６を所定のパターンに描画した後、溶剤により銅箔をエッチングして、レジスト６により特定される所定のパターンを有する中空部形成部材３を形成する。 - 特許庁

In order to provide a semiconductor device on which a desired position can be located easily and a method for searching for a predetermined position on the semiconductor device, the semiconductor device is configured using indication lines or an indication pattern together with a dummy pattern or a reference plane.例文帳に追加

本発明の目的は、所望の位置を容易に探せる半導体素子とその半導体素子上の所定位置を探す方法とを提供するものであって、これを達成するために半導体素子に表示線または表示用パターンをダミーパターンまたはレファレンスプレーンと共に構成する。 - 特許庁