「input clock」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The output of a counter 1 which counts a reference clock CK is inputted to clock input C of first and third flip flops 2 and 4, and the inversion clock of the reference clock CK is inputted to a clock input C of a second flip flop 3.例文帳に追加

基準クロックCKをカウントするカウンタ１の出力を第１及び第３のフリップフロップ２、４のクロック入力Cに受け、基準クロックＣＫの反転クロックを第２のフリップフロップ３のクロック入力Ｃに受ける。 - 特許庁

A reference clock adjustment circuit 10 compares a phase of a feedback clock subjected to 1/M frequency division with the input reference clock so that the phase of the clock generated by a VCO 50 is the same as the phase of the input reference clock.例文帳に追加

基準クロック調整回路１０は、ＶＣＯ５０が生成したクロックを入力基準クロックと同位相になるように１／Ｍで分周したフィードバッククロックと入力基準クロックとの位相を比較する。 - 特許庁

To stabilize a clock phase synchronization circuit over a long period and to reduce input disturbance influence, in relation to a clock phase synchronization circuit for outputting a clock having a phase synchronized with that of a reference clock.例文帳に追加

基準クロックに位相同期したクロックを出力するクロック位相同期回路に関し、長期間安定化及び入力擾乱影響を緩和する。 - 特許庁

The clock demultiplexer 108 is responsive to a clock input 110 to selectively provide a first clock output and a second clock output.例文帳に追加

クロックデマルチプレクサ１０８は、第１のクロック出力および第２のクロック出力を選択的に供給するためにクロック入力１１０に反応する。 - 特許庁

The clock/frame pulse generating and distribution system is provided with a clock/frame pulse input section 11, a system clock generating section 12, a clock/frame pulse output section 13, and a state monitor/control section 15.例文帳に追加

クロック／フレームパルス入力部１１と、システムクロック生成部１２と、クロック／フレームパルス出力部１３と、状態監視／制御部１５を有する。 - 特許庁

The structure of the intra-hierarchy clock line tree to the terminals 14-21 for clock input is the same.例文帳に追加

クロック入力用端子１４〜２１に対する階層内クロックラインツリー２２の構造は同じである。 - 特許庁

To provide an optical clock signal extracting apparatus for extracting an optical clock signal, independently of the polarization direction of the input optical signal.例文帳に追加

入力光信号の偏光方向に依存せず光クロック信号を抽出する。 - 特許庁

To an input section 11, a clock signal of which the voltage is varied continuously is input.例文帳に追加

入力部１１には、連続して電圧が変化するクロック信号が入力される。 - 特許庁

To provide a clock phase adjusting circuit using a PLL without phase compensation so as to compensate a phase of an output clock with respect to an input clock within a permissible error.例文帳に追加

位相補償の無いＰＬＬを用いて許容誤差内で入力クロックに対する出力クロックの位相を補償する。 - 特許庁

To extract a clock signal from an input optical signal of two kinds or more of clock frequencies in one clock signal extracting device.例文帳に追加

１つのクロック信号抽出装置で、２種以上のクロック周波数の入力光信号からクロック信号を抽出する。 - 特許庁

A clock signal input from clock starting point propagates to a clock propagation control gate 32 through a buffers 30 and 31.例文帳に追加

クロック始点から入力されクロック信号は、バッファ３０及びバッファ３１を経てクロック伝搬制御ゲート３２に伝搬する。 - 特許庁

To adjust the pulse width of an input clock signal with stability.例文帳に追加

入力クロック信号のパルス幅を安定して調整すること。 - 特許庁

The first logic means 42 receives an input clock signal.例文帳に追加

第１のロジック手段４２は、入力クロック信号を受信する。 - 特許庁

Since a clock signal is input to the wiring, the clock signal is input to the gate of the transistor via the capacitor.例文帳に追加

当該配線には、クロック信号が入力されるので、クロック信号は容量素子を介してトランジスタのゲートに入力される。 - 特許庁

The phase holding PLL circuit is provided with an input clock interruption detection means 2 that detects interruption of the input clock.例文帳に追加

位相保持型ＰＬＬ回路は、入力クロックが断したことを検出する入力クロック断検出手段２を備えている。 - 特許庁

This output becomes a clock input of a D flip-flop 23.例文帳に追加

この出力をＤフリップフロップ２３のクロック入力とする。 - 特許庁

INPUT/OUTPUT TERMINAL-SHARING CLOCK FREQUENCY SELECTING/OSCILLATING CIRCUIT例文帳に追加

入出力端子共用クロック周波数選択発振回路 - 特許庁

When a specification part 202 specifies an input pin 304 of a clock gate 303 because the input pin 304 of the clock gate 303 is a pin interposed in a clock path, the clock tree 300 is divided.例文帳に追加

クロックゲート３０３の入力ピン３０４がクロックパス途中に存在するピンに該当するため、指定部２０２によりクロックゲート３０３の入力ピン３０４が指定されると、クロックツリー３００を分割する。 - 特許庁

VDLs 1I and 1R delay an input clock ICLK and a feedback clock RCLK and apply a delayed input clock DICLK and a delayed feedback clock DRCLK to a PLL part 10.例文帳に追加

ＶＤＬ１Ｉ及び１Ｒは入力クロックＩＣＬＫ及び帰還クロックＲＣＬＫを遅延させて遅延入力クロックＤＩＣＬＫ及び遅延帰還クロックＤＲＣＬＫをＰＬＬ部１０に与える。 - 特許庁

The clock frequency divider is provided with 1st and 2nd shift registers 1, 2 whose date input receives an input signal and whose clock inputs receive a 1st clock clk1 and a 2nd clock that is an inverse of the 1st clock clk1 respectively.例文帳に追加

入力信号がデータ入力に入力される第１及び第２のシフトレジスタ１，２が設けられ、そのクロック入力には、それぞれ第１のクロックｃｌｋ１と、第１のクロックｃｌｋ１を反転させた第２のクロックが入力される。 - 特許庁

When the Tr is equal to or greater than the Tcl, the delay setting part 8 sets the first clock to the input clock of the FF1, and sets the second clock after delaying the first clock by the Tr with a delay circuit to the input clock of the FF2.例文帳に追加

遅延設定部８は、ＴｒがＴｃｌ以上のときには、第１のクロックをＦＦ１の入力クロックに設定し、第１のクロックをＴｒだけ遅延回路で遅延させた第２のクロックをＦＦ２の入力クロックに設定する。 - 特許庁

In a circuit for generating a gate clock in response to an input clock and an enable signal for the clock, a glitch is detected in the gate clock according to the positional relation between the input clock and the enable signal.例文帳に追加

入力されたクロックとこのクロックに対するイネーブル信号とに応じてゲートクロックを生成する回路において、前記入力クロックとイネーブル信号との位相関係に基づいて前記ゲートクロックにおけるグリッチを検出する。 - 特許庁

A clock multiplexer 116 receives a first clock input and provides a clock output 118 and determines a low phase output level in the clock output in response to a low phase input level in a first clock output.例文帳に追加

クロックマルチプレクサ１１６は、第１のクロック入力を受信し、クロック出力１１８を提供し、第１のクロック出力における低フェーズ入力レベルに応答してクロック出力における低フェーズ出力レベルを判定する。 - 特許庁

To provide a clock-supplying system, allowing a clock or bipolar data to input and protecting from the phase variation of an output clock at the time, when an input signal is cut or switched.例文帳に追加

クロックまたはバイポーラデータを入力可能とし、入力信号の断および切替時に出力クロックの位相変動を防止するクロック供給装置を提供する。 - 特許庁

A multiplication circuit 10 is provided with a selector circuit 15 which selects and outputs an input clock signal CLK, and a clock signal carried out m-fold multiplication of the input clock signal CLK.例文帳に追加

逓倍回路１０は、入力クロック信号ＣＬＫと入力クロック信号ＣＬＫをｍ逓倍したクロック信号とを選択して出力するセレクタ回路１５を備える。 - 特許庁

In this data processor, a video input processing section operates by a clock ckv synchronous with an input video data and an audio input processing section operates by a clock cka synchronous with an input audio data.例文帳に追加

入力ビデオデータと同期したクロックｃｋｖによってビデオ入力処理部が動作し、入力オーディオデータと同期したクロックｃｋａによってオーディオ入力処理部が動作する。 - 特許庁

At first, a master clock MCK whose frequency is higher than that of a data transfer clock CL is inputted as the clock input of a shift register 5.例文帳に追加

先ず、シフトレジスタ５のクロック入力として、データ転送クロックＣＬよりも高周波とされるマスタークロックＭＣＫを入力する。 - 特許庁

The receiver 20_n includes a data input buffer 21, a first clock input buffer 22_1 and a first clock output buffer 23_1.例文帳に追加

受信装置２０_ｎは、データ入力バッファ２１、第１クロック入力バッファ２２_１および第１クロック出力バッファ２３_１を備える。 - 特許庁

As each input/output port has a clock terminal, a frequency of a clock signal can be set for each input/output port.例文帳に追加

各入出力ポートがそれぞれクロック端子を有しているため、入出力ポート毎にクロック信号の周波数を設定できる。 - 特許庁

To provide a low power consumption clock input interface circuit.例文帳に追加

低消費電力なクロック入力インターフェース回路を提供する。 - 特許庁

A word line pulse signal WLP can be controlled by an input of a clock signal CLK from a clock signal input terminal 22.例文帳に追加

ワード線パルス信号ＷＬＰは、クロック信号入力端子２２からのクロック信号ＣＬＫの入力により、制御を可能とした。 - 特許庁

CLOCK RESTRICTION CIRCUIT, SIGNAL OUTPUT CIRCUIT, AND SIGNAL INPUT CIRCUIT例文帳に追加

クロック制限回路、信号出力回路及び信号入力回路 - 特許庁

An A/D converter 1 samples an input signal with a clock CLK1.例文帳に追加

Ａ／Ｄ変換器１は、入力信号をクロックCLK1でサンプリングする。 - 特許庁

The data determination circuit receives the recovery locking signal as a clock signal, receives the input signal in response to the clock signal and outputs the input signal as the output data.例文帳に追加

データ決定回路は、前記クロック信号に応答して前記入力信号を受信して出力データとして出力する。 - 特許庁

The input clock signal may has a small level and the output clock signal may have a full level.例文帳に追加

入力クロック信号は、小さい振幅であってもよく、出力クロック信号は全振幅であってもよい。 - 特許庁

In this method, a clock signal from a data input stream 26 is restored to provide a restored clock signal 32.例文帳に追加

データ入力ストリーム（２６）からクロック信号を回復し、被回復クロック信号（３２）を提供する。 - 特許庁

Data input terminals P_11, P_12 are disposed between the first clock terminals and the second clock terminals.例文帳に追加

データ入力端子Ｐ_１１，Ｐ_１２は、第１クロック端子と第２クロック端子との間に配置されている。 - 特許庁

To satisfy both secure synchronization between input data and a regeneration clock and appropriate jitter reduction of the regeneration clock.例文帳に追加

入力データと再生クロックの確実な同期と再生クロックの適切なジッタ低減とを両立させる。 - 特許庁

The 2nd phase locked loop is used to generate a clock signal phase-locked to an input clock signal.例文帳に追加

第２の位相ロックループを用いて入力クロック信号に位相同期したクロック信号を生成する。 - 特許庁

To provide a clock regeneration circuit which reproduces a high-quality clock signal from a multi-level input signal.例文帳に追加

多値入力信号から高品質なクロック信号を再生するクロック再生回路を提供する。 - 特許庁

To provide a clock break detecting circuit which can detect a clock break only with an input clock of one system, is easily integrated, and can detect the clock break detection time accurately.例文帳に追加

１系統の入力クロックだけでクロック断を検出し、集積化が容易とされ、精度よくクロック断検出時間を検出できるクロック断検出回路の提供。 - 特許庁

For the extracted clock paths, a clock connection confirmation part 5 determines whether or not the clock input pin is connected to a plurality of the clock supply sources, for example.例文帳に追加

抽出したクロック経路について、クロック接続確認部５は、例えばクロック入力ピンが複数のクロック供給源に接続されているか否かを判別する。 - 特許庁

The first clock output buffer 23_1 buffers the clock inputted from the first clock input buffer 22_1 and outputs it from second clock terminals P_31, P_32.例文帳に追加

第１クロック出力バッファ２３_１は、第１クロック入力バッファ２２_１から入力されたクロックをバッファリングして第２クロック端子Ｐ_３１，Ｐ_３２から出力させる。 - 特許庁

To prevent disturbance in an output clock at the switching of an input clock of a PLL to generate a multiplex clock in a clock changeover control circuit of an ISDN connection device.例文帳に追加

ＩＳＤＮ接続装置のクロック切替制御回路において、多重クロック生成用のＰＬＬの入力クロック切替時の出力クロックの乱れを防止する。 - 特許庁

To provide a clock generating circuit capable of making compatible lock of the delay time from an input clock to an output clock and accurate phase control of the output clock, and to provide an electronic device.例文帳に追加

入力クロックから出力クロックまでの遅延時間のロックと出力クロックの精度の良い位相調整とを両立できるクロック生成回路、電子機器の提供。 - 特許庁