「instruction length code」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide the inexpensive data processor of high performance and excellent code efficiency by allocating more operations to a short instruction code length.例文帳に追加

短い命令コード長により多くのオペレーションを割り当て、高性能でコード効率の良い安価なデータ処理装置を得る。 - 特許庁

The instruction processing device for successively executing the plurality of instructions of different lengths is equipped with: data buses 11-14 to transfer the instruction code of the maximum instruction length to the post stage at once; and a pointer control circuit 8 for adding a value to a pointer in accordance with an instruction length bit 6 added to the instruction code.例文帳に追加

複数の異なった長さの命令を順次実行する命令処理装置において、命令長が最大の命令コードを１度に後段に渡せるだけの数のデータバス１１〜１４と、命令コードに付加された命令長ビット６に応じてポインタに値を加算するポインタ制御回路８を備える。 - 特許庁

To realize an inexpensive data processor with high code efficiency and high performance where a plurality of instructions are mounted with short instruction length by handling with much more registers with short instruction length.例文帳に追加

短い命令長で多くのレジスタを扱うことにより、短い命令長で多くの命令を実装し、コード効率のよい高性能で低コストなデータ処理装置を実現する。 - 特許庁

The zero counter circuit 17 monitors the code length fed from the changeover device 16 and outputs a reset instruction when number of consecutive zeros of code length is more than a predetermined number (n).例文帳に追加

ゼロ計数回路17は、切替器16から供給される符号長を監視し、符号長ゼロの連続する回数が予め定められたｎ回よりも多くなったときリセット命令を出す。 - 特許庁

General data having 16 bit length and a high speed non-requirement instruction code are added with parity 5 bits, and a high speed requirement instruction code having 12 bit length is added with parity 9 bits in the form of "4+parity 3 bits"×3, and stored in a built-in memory 2.例文帳に追加

１６ビット長を持つ一般データおよび高速不要命令コードにはパリティ５ビットを付加し、１２ビット長を持つ高速要命令コードには「４＋パリティ３ビット」×３の形式で都合パリティ９ビットを付加して内蔵メモリ２に格納する。 - 特許庁

The variable-length coding apparatus converts quantized data obtained by quantizing image data into variable-length code data, generates a code data string having a predetermined data structure, and inserts padding bits and identifier into the variable-length code data base on an externally-input instruction.例文帳に追加

画像データを量子化した量子化データを可変長符号化データに変換し、所定のデータ構造を有する符号化データ列を生成する可変長符号化装置は、外部からの指示に基づいてパディング・ビットおよび識別子を可変長符号化データに挿入することを特徴とする。 - 特許庁

As a result, the instruction code length can be shortened compared with a case where a data field or an effective address calculation field are included in the instruction codes such as the transfer instructions of the immediate data.例文帳に追加

これにより、イミディエイトデータの転送命令など、命令コード中にデータフィールドや、実効アドレス計算用のフィールドを持つ場合に比較して、命令コード長を短縮することができる。 - 特許庁

The instruction is one of a set of new types of instructions that uses a new escape code value, which is two bytes in length, to indicate that a third opcode byte includes the instruction-specific opcode for a new instruction.例文帳に追加

前記命令は、新しいエスケープコードの値を使用する新しい形式の命令のセットのうちの１つであり、それは２バイトの長さであって、第３のオペコードのバイトが新しい命令のための命令特有のオペコードを含むことを示す。 - 特許庁

A VLC (variable length code) table decision circuit 56 generates VLC selection instruction data k suitable for an encoding object on the basis of the MB_-type and CBP having already been encoded.例文帳に追加

ＶＬＣテーブル決定回路５６において既に符号化したＭＢ＿ｔｙｐｅ，ＣＢＰを基に符号化対象適切なＶＬＣ選択指示データｋが生成される。 - 特許庁

To provide a data processor capable of shortening a basic instruction length for improvement of code efficiency even if a great number of operable instructions are installed.例文帳に追加

実行可能な命令を多数実装しつつも、基本命令長を短くでき、コード効率を向上させることが可能なデータ処理装置を提供すること。 - 特許庁

A processor (100) being a programmable digital signal processor(DSP) which gives high code density and simple programming and has a variable instruction length is provided.例文帳に追加

高コード密度と平易プログラミングを与える、可変命令長を持つプログラム可能なデジタル信号プロセッサ（ＤＳＰ）である、プロセッサ（１００）が設けられている。 - 特許庁

An escape code in a Huffman table memory in a variable-length decoding section is an identification code for performing exceptional processing, and a decoded data area includes a start address for the exceptional processing of an instruction memory of the processor.例文帳に追加

可変長復号部のハフマンテーブルメモリには、エスケープコードは例外処理を実行するための識別コードになり、復号データ領域を、プロセッサの命令メモリの例外処理の開始番地としておく。 - 特許庁

This DSP is constituted so that a variable length instruction can be used, and code density can be made high, and programming can be easily realized, and the structure and the instruction group are optimized so that a DSP algorithm can be executed with low power consumption and high efficiency.例文帳に追加

このＤＳＰは可変命令長でコード密度が高く、プログラミングが容易であり、構造と命令集合はＤＳＰアルゴリズムを低い電力消費と高い効率で実行するよう最適化される。 - 特許庁

To reduce capacity of a program and to execute command execution at high speed in a microcontroller capable of processing instruction codes and data as a compressed code having a short word length.例文帳に追加

命令コードおよびデータを語長の短い圧縮コードとして処理可能なマイクロコントローラにおいて、プログラムの容量を小さくし、かつ命令実行を高速に行う。 - 特許庁

A digital signal processor(DSP) uses variable instruction length, has high code density, easily performs programming and is optimized so as to execute with low power consumption and high efficiency.例文帳に追加

ディジタル信号プロセッサ（ＤＳＰ）は可変命令長で、コード密度が高く、プログラミングが容易であり、低い電力消費と高い効率で実行するよう最適化される。 - 特許庁

The program volume is reduced by decreasing the bit length of the instruction code 108 in ROM 101 by determining the actual specification address on RAM 102 from a relative address specifying code value which is contained in the instruction code 108 to access data existing in the RAM 102 and the offset value which is set in an offset register 107 before hand.例文帳に追加

ＲＡＭ１０２上に存在するデータをアクセスする命令コード１０８に含まれる相対アドレス指定コードの値とあらかじめオフセットレジスタ１０７に設定しておいたオフセット値との演算によりＲＡＭ１０２上の実指定アドレスを決定することで、ＲＯＭ１０１上の命令コード１０８のビット長を減らしプログラム容量を削減する。 - 特許庁

To provide a programmable variable length code processing circuit capable of executing processing such as an arithmetic logic operation in parallel while executing an instruction of DCT (Discrete Cosine Transform: discrete cosine transform) coefficient coding.例文帳に追加

ＤＣＴ係数符号化の命令を実行する間、並行して算術論理演算などの処理を実行することができるプログラマブル可変長符号処理回路を得ることを課題とする。 - 特許庁

Inside the instruction code of a fixed length instruction form, at least an operation code field specifying operation contents to the nibble field which is a bit field smaller than the unit size of allocating an address to the address space, an offset field specifying an offset to the nibble field and an immediate data field specifying a source operand are provided.例文帳に追加

固定長命令形式の命令コード内に、少なくとも、アドレス空間へアドレスを割当てる単位サイズよりも小さいビットフィールドであるニブルフィールドに対する操作内容を指定するオペコードフィールド及びこのニブルフィールドに対するオフセットを指定するオフセットフィールド、ソースオペランドを指定するイミディエイトデータフィールドを設ける。 - 特許庁

This microcomputer is provided with the storage device for storing the plural instruction codes respectively prepared so as to execute plural processings for realizing various operations in the microcomputer and also storing the program constituted by making the compressed instruction code of a short code length correspond to stored one or plural instruction codes and arraying the compressed instruction codes based on the order of the respective processings in the operation of the microcomputer.例文帳に追加

マイクロコンピュータにおける種々の動作を実現するための複数の処理を実行させるためにそれぞれ用意された複数の命令コードを記憶するとともに、記憶された１または複数の命令コード毎にコード長の短い圧縮命令コードを対応付けて、当該圧縮命令コードをマイクロコンピュータの動作における各処理の順序に基づいて配列することで構成されたプログラムを記憶する記憶装置を備える。 - 特許庁

A DSP in a cache consistency circuit has variable instruction length, high code density and easy programming and its structure and a set of instructions are optimized so that DSP algorithm is executed at low power consumption and high efficiency.例文帳に追加

ディジタル信号プロセッサは、可変命令長で、コード密度が高く、且つプログラミングが容易であって、構造と命令集合は、ＤＳＰアルゴリズムを低い電力消費と高い効率で実行するよう最適化される。 - 特許庁

A DSP in a cache consistency circuit has variable instruction length, high code density and easy programming and its structure and a set of instructions are optimized so that DSP algorithm is executed at low power consumption and high efficiency.例文帳に追加

ディジタル信号プロセッサは、可変命令長で、コード密度が高く、プログラミングが容易であり、構造および命令集合は、ＤＳＰアルゴリズムを低い電力消費および高い効率で実行するように最適化される。 - 特許庁