「latch‐up phenomenon」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To obtain an effect of reducing an ON-voltage by an accumulating region while suppressing the generation of a latch-up phenomenon.例文帳に追加

ラッチアップ現象の発生を抑制しながら、蓄積領域によるオン電圧の低減効果を得ること。 - 特許庁

To provide a light interference angular velocity meter which stabilizes the scale factor, without the occurrence of the phenomenon of latch up or oscillation of a control circuit.例文帳に追加

制御回路のラッチアップや発振現象のないスケールファクタを安定化した光干渉角速度計を提供する。 - 特許庁

To provide a static type semiconductor memory device which allow only a small standby current and is resistive to latch-up phenomenon.例文帳に追加

スタンバイ電流が小さく、ラッチアップに強いスタティック型半導体記憶装置を提供する。 - 特許庁

Therefore, the generation of latch-up phenomenon of an output transistor N33 caused by the potential reversing phenomenon can be avoided, thus attaining stable and secure operation.例文帳に追加

これにより、この電位逆転現象に起因して発生する出力トランジスタＮ３３のラッチアップ現象の発生を防止でき、安定,確実な動作を実現できる。 - 特許庁

In this semiconductor, since a concentrated current flows through the p-type avalanche, the device is turned off surely, without causing latch-up phenomenon.例文帳に追加

本実施の形態の半導体装置では集中した電流がｐ型アバランシェを流れるので、ラッチアップが生じることなく確実にターンオフできる。 - 特許庁

If a wafer burn-in test operation is performed under such power supply system, a DC current path formed by a latch-up phenomenon of a memory cell can be surely cut off.例文帳に追加

このような電源システムの下で、ウェハバーンインテスト動作が実行される場合に、メモリセルのラッチアップ現象により生じるＤＣ電流経路を確実に遮断することができる。 - 特許庁

To reduce influence of data loss due to latch up, and operations of parasitic bipolar components and snap back operations of MOSFETs being the phenomenon similar to them in a semiconductor integrated circuit device having a SRAM cell array.例文帳に追加

ＳＲＡＭセルアレイを有する半導体集積回路装置において、ラッチアップや、寄生バイポーラ素子の動作又はこれらと同様な現象であるＭＯＳＦＥＴのスナップバック動作によるデータ消失の影響を低減する。 - 特許庁

Therefore, it can be prevented that a current flows into the short-circuit portion of a defective memory cell MC and moreover a leak current can be kept small even when the latch-up phenomenon is generated.例文帳に追加

したがって、不良なメモリセルＭＣのショート部分に電流が流れるのを防止することができ、また、ラッチアップ現象が生じてもリーク電流を小さく抑えることができる。 - 特許庁

To provide an internal voltage generator for a semiconductor memory device which can prevent latch-up phenomenon and chip damage caused by excessive current flowing through the device.例文帳に追加

素子内の過度な電流が流れることによって引き起こされるラッチアップ現象及びチップの損傷を防止できる半導体メモリ素子の内部電源電圧発生装置を提供すること。 - 特許庁

To avoid an occurrence of a latch-up phenomenon even in the case of VSS1>VSS2, when input voltages VDD1 and VSS1 under VDD2>VSS2>VSS1 and VDD1>VSS1 are input and the levels are shifted to VDD2 and VSS2.例文帳に追加

ＶＤＤ２＞ＶＳＳ２＞ＶＳＳ１、且つＶＤＤ１＞ＶＳＳ１の関係にある入力電圧ＶＤＤ１，ＶＳＳ１を入力してＶＤＤ２，ＶＳＳ２にレベルシフトする際に、ＶＳＳ１＞ＶＳＳ２になったときであってもラッチアップ現象の発生を回避する。 - 特許庁

To attain sure maintenance of stored data in an SRAM (Static Random Access Memory) by preventing the stored data from being destructed by a latch-up phenomenon even when a soft error occurs due to a neutron.例文帳に追加

ＳＲＡＭ（Static Random Access Memory）において、中性子によるソフトエラーが発生した場合であってもラッチアップ現象によって記憶データが破壊されることを防止して、記憶データを確実に維持できるようにする。 - 特許庁

To enable a semiconductor integrated circuit device, such as a standard cell or the like possessed of basic cell rows designed by an automatic arrangement/wiring program to be protected against a latch-up phenomenon without causing it to increase in area.例文帳に追加

自動配置配線プログラムで設計される基本セル列を有するスタンダードセル等の半導体集積回路装置のラッチアップを、そのチップ面積を増大させることなく防止する。 - 特許庁

That is, a latch-up phenomenon caused by the fact that a hole current flows concentrating at the peripheral cells is restrained from causing damage to the device.例文帳に追加

すなわち、周辺セルに正孔電流が集中的に流れて寄生サイリスタがラッチアップするという現象が抑制され、素子の破壊が防止される。 - 特許庁

To provide a step-down voltage output circuit in which a latch-up phenomenon does not occur during a period from the start of a power source to the start of the operation of a charge pump circuit.例文帳に追加

電源が立ち上がってから、チャージポンプ回路が完全に動作を始めるまでの間において、ラッチアップ現象を起こさない降圧電圧出力回路を提供する。 - 特許庁

To prevent a latch-up phenomenon which can be generated between internal electric potentials in forming two kinds or more of internal electric potentials, having different target electric potentials by adjusting the operation timing of a charge pump.例文帳に追加

異なる目標電位を有する２種類以上の内部電位の生成の際にチャージポンプの動作時期を調節し、これらの電位の間に発生され得るラッチアップ現象を防止できるようにすること。 - 特許庁

To solve a problem that when a camera and an accessory have their voltages stabilized individually, voltage levels of input and output during a communication do not always match each other to cause a latch-up phenomenon.例文帳に追加

カメラとアクセサリーとで別々に電圧を安定化させると、通信を行う際の入出力の電圧レベルが必ずしも一致せず、ラッチアップが発生する。 - 特許庁

To provide a high voltage generator capable of preventing a latch-up phenomenon and of increasing high pumping efficiency and pumping stability by selecting and using one of two kinds of pumps in the case of the two kinds of pumps having different external voltages.例文帳に追加

外部電圧が互いに異なる２種類の場合、２種類のポンプの中から一つを選択して使用することにより、ラッチアップ現象が発生せず、ポンピングの高効率とポンピングの安定性を向上させることが可能な高電圧発生器を提供する。 - 特許庁

To provide a dropped voltage output circuit in which a latch-up phenomenon of a load circuit is prevented from start of a power source to complete start of operation of a charge pump circuit and abrupt variation of a substrate potential is prevented at the time of state shift of dropped voltage output from ON to OFF.例文帳に追加

電源が立ち上がってからチャージポンプ回路が完全に動作を始めるまでの間、負荷回路のラッチアップ現象を防止するとともに、降圧電圧出力をオンからオフへ状態移行時、基板電位の急激な変化を防止する降圧電圧出力回路を提供することを目的とする。 - 特許庁

The high- concentration diffused regions 4, 6, 8, and 9 are arranged in the basic cell row, so that semiconductor integrated circuit device can be designed where a latch-up phenomenon can be prevented from occurring between the basic cell rows, without deteriorating it in arrangement.例文帳に追加

高濃度拡散層領域４、６、８、９を基本セル列の内部に配置したことにより、配置効率及び設計効率を低下させることなく、基本セル列相互間のラッチアップを防止できる半導体集積回路装置を設計する。 - 特許庁