「memory B-cell」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Next, a difference between the first and the second output voltages (A, B) in the prescribed input voltage is read out in the first and the second input/output characteristics, stability and asymmetry of the SRAM transistors constituting the SRAM memory cell are determined.例文帳に追加

次に、第１および第２の入出力特性において、所定の入力電圧における第１および第２の出力電圧の差（Ａ，Ｂ）を読み出し、ＳＲＡＭメモリセルを構成するＳＲＡＭトランジスタの安定性と非対称性を判断する。 - 特許庁

The memory medium comprising a cell capable of recording three or more types of multi-values with a principle of (a) only a Meissner effect or (b) the Meissner effect and a tunnel effect of the electron only by a single (1) or by a combination of (1) and (2) is formed.例文帳に追加

（１）のみの単独による、又は、（１）及び（２）の組合せによる、（ａ）マイスナー効果のみ、又は、（ｂ）マイスナー効果及び電子のトンネル効果の両者を原理とする、３種類以上の多値を記録できる素子から構成される、メモリー媒体を作成する。 - 特許庁

In the semiconductor device having a memory cell capacity 40 and the antifuse 20A, the antifuse 20A has at least two or more insulating elements A and B which are formed simultaneously with the capacity 40 and electrically connected in series.例文帳に追加

メモリセル容量４０及びアンチヒューズ２０Ａを有する半導体装置において、前記アンチヒューズは、前記メモリセル容量と同時に形成され電気的に直列に配置された少なくとも２つ以上の絶縁素子Ａ，Ｂを有している。 - 特許庁

The main amplifier 22 practices the differential amplification of the data of one side output parts (nodes (a) and (c)) of the preamplifiers 20 and 21 and the main amplifier 23 practices the differential amplification of the data of the other side output parts (nodes (b) and (d)) to detect and amplify data in the designated memory cell.例文帳に追加

メインアンプ２２はプリアンプ２０、２１の一方の出力部（ノードａ，ｃ）のデータを、メインアンプ２３はプリアンプ２０、２１の他方の出力部（ノードｂ，ｄ）のデータをそれぞれ差動増幅し、指定されたメモリセルにおけるデータの検出、増幅を行う。 - 特許庁

Also, the sense amplifier 40 is provided with a data latch circuit A 45 and a data latch circuit B 46 holding respectively and independently data of a memory cell MC amplified by the amplifier 40 and connected to two different word line WL or returning held data to the sense amplifier 40 again.例文帳に追加

また、センスアンプ４０には、同アンプ４０によって増幅された異なる２本のワード線ＷＬに接続されたメモリセルＭＣのデータを各々独立に保持し、あるいはそれら保持したデータをセンスアンプ４０に再び戻すデータラッチ回路（Ａ）４５及びデータラッチ回路（Ｂ）４６が備えられている。 - 特許庁

A control gate portion (b) has a floating gate 7b which is formed in an N well layer 23 formed in a P-type semiconductor layer common to the memory cell portion (a) and capacity-coupled to the N well layer 23 via the gate oxide film 6b.例文帳に追加

コントロールゲート部ｂは、メモリセル部ａと共通のＰ型の半導体層内に形成されるＮウェル層２３内に形成され、ゲート酸化膜６ｂを介してＮウェル層２３に容量結合されるフローティングゲート７ｂを備える。 - 特許庁

Data is written to the floating gate 6a by turning the memory cell (a) on by controlling the potential of the floating gate 6c, and data is erased through the floating gate 6b by turning the data erasing section (b) on by controlling the potential of the floating gate 6c.例文帳に追加

フローティングゲート６ｃの電位を制御してメモリセルａをオンにすることにより、フローティングゲート６ａにデータを書き込み、フローティングゲート６ｃの電位を制御してデータ消去部ｂをオンにすることにより、フローティングゲート６ｂを通じてデータを消去する。 - 特許庁

In a peripheral circuit region B (other than a memory cell region A, in which several memory cells having the transistor 3 and capacitor 8 are included), a second insulation layer 9, which is formed at the same time as the columnar insulation member 8a of the capacitor 8 and is identical with the columnar insulation member 8a which are equal in height and material, is provided.例文帳に追加

ＭＯＳトランジスタ３とキャパシタ８とを有するメモリセルを複数含むメモリセル領域Ａ以外の周辺回路領域Ｂには、第１絶縁層５上に、キャパシタ８の柱状絶縁部材８ａと同時に形成され同等の高さを持ち同一の絶縁材料からなる第２絶縁層９が設けられている。 - 特許庁

In an asteroid curve represented by a bit line magnetic field H_x generated by a write bit line current I_B and a word line magnetic field H_y generated by a write word line current I_W, manufacturing variations and a design margin are taken into consideration to assume an asteroid curve AC_out outside all memory cell asteroid curves (located with a hatched area of Figure).例文帳に追加

書込ビット線電流Ｉ_Ｂにより発生するビット線磁界Ｈ_ｘと書込ワード線電流Ｉ_Ｗにより発生するワード線磁界Ｈ_ｙとにより表されるアステロイド曲線において、製造ばらつきと設計マージンを考慮し、全メモリセルのアステロイド曲線（図中ハッチング領域内に収まる）よりも外側にアステロイド曲線ＡＣ_ｏｕｔを想定する。 - 特許庁