「memory cell array」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A memory cell array 110 has the 1T/1C type memory cell arranged in a matrix state.例文帳に追加

メモリセルアレイ１１０は、行列状に配置された１Ｔ／１Ｃ型メモリセルを有する。 - 特許庁

A memory cell array constituting a NAND cell type flash memory has a word line control circuit 2.例文帳に追加

ＮＡＮＤセル型フラッシュメモリを構成するメモリセルアレイは、ワード線制御回路２を有する。 - 特許庁

MEMORY CELL ARRAY STRUCTURE FOR NON-VOLATILE SEMICONDUCTOR MEMORY UNIT, THE NON-VOLATILE SEMICONDUCTOR MEMORY UNIT ACCESS METHOD FOR MEMORY CELL ARRAY OF THE UNIT, NAND FLASH MEMORY UNIT, AND SEMICONDUCTOR MEMORY例文帳に追加

不揮発性半導体メモリ装置のメモリセルアレイ構造、不揮発性半導体メモリ装置、同装置のメモリセルアレイアクセス方法、ＮＡＮＤフラッシュメモリ装置及び半導体メモリ - 特許庁

A memory cell array 10 has a plurality of memory cells MC and dummy memory cells DMC.例文帳に追加

メモリセルアレイ１０は、複数のメモリセルＭＣおよびダミーメモリセルＤＭＣを有する。 - 特許庁

This circuit has a memory cell array 1 having non-volatile memory cells MC and a reference cell array 2, and a data '1' state (a state of current-pull-in) is written in a memory cell MC of the reference cell array 2.例文帳に追加

不揮発性のメモリセルＭＣを持つメモリセルアレイ１と、参照セルアレイ２を有し、参照セルアレイ２のメモリセルＭＣには、データ“１”状態（電流引き込みがある状態）に書かれている。 - 特許庁

The memory device 12 includes a memory cell array 14 and a data output circuit 18 that outputs data read from the memory cell array 14.例文帳に追加

メモリデバイス１２は、メモリセルアレイ１４とメモリセルアレイ１４から読み出されたデータを出力するデータ出力回路１８を含む。 - 特許庁

There are further comprised switching circuits 7a-7e for switching the I/O 6a-6e of the memory cell array 4a-4e to the adjacent memory cell array 4b-4e and the redundancy memory cell array 5, respectively.例文帳に追加

また、メモリセルアレイ４ａ〜４ｅのＩ／Ｏ６ａ〜６ｅを隣接するメモリセルアレイ４ｂ〜４ｅ、及び冗長メモリセルアレイ５に接続を切替える切替え回路７ａ〜７ｅを備える。 - 特許庁

Meanwhile, the control circuit applies a second voltage to the first wirings and the second wirings in a non-selected third memory cell array that shares the second wirings with the selected first memory cell array and in a non-selected memory cell array positioned farther than the third memory cell array when viewed from the first memory cell array.例文帳に追加

一方、選択された第１のメモリセルアレイと第２配線を共有する非選択の第３のメモリセルアレイ、及び前記第１のメモリセルアレイから見て前記第３のメモリセルアレイよりも遠い側にある非選択のメモリセルアレイにおいて、第１配線及び第２配線に第２の電位を与える。 - 特許庁

The flash cell array is composed of a plurality of flash memory cells.例文帳に追加

フラッシュセルアレイは、複数のフラッシュメモリセルで構成される。 - 特許庁

A control circuit applies a first voltage to the first wirings and the second wirings in a non-selected second memory cell array that shares the first wirings with the selected first memory cell array and in a non-selected memory cell array positioned farther than the second memory cell array when viewed from the first memory cell array.例文帳に追加

制御回路は、選択された第１のメモリセルアレイと第１配線を共有する非選択の第２のメモリセルアレイ、及び第１のメモリセルアレイから見て第２のメモリセルアレイよりも遠い側にある非選択のメモリセルアレイにおいて、第１配線及び第２配線に第１の電位を与える。 - 特許庁

To reduce the layout area of a memory cell array.例文帳に追加

メモリセルアレイのレイアウト面積を低減できるようにする。 - 特許庁

SEMICONDUCTOR NON-VOLATILE MEMORY CELL ARRAY AND MANUFACTURING METHOD THEREOF例文帳に追加

半導体不揮発性メモリセルアレイとその製造方法 - 特許庁

ERASING METHOD OF SEMICONDUCTOR STORAGE DEVICE AND MEMORY CELL ARRAY例文帳に追加

半導体記憶装置及びメモリセルアレイの消去方法 - 特許庁

MEASUREMENT FOR THRESHOLD VOLTAGE DISTRIBUTION OF MEMORY ARRAY BIT CELL IN CIRCUIT例文帳に追加

回路内メモリ・アレイ・ビット・セル・スレシホルド電圧分布測定 - 特許庁

NON VOLATILE SEMICONDUCTOR MEMORY HAVING REFERENCE CELL ARRAY例文帳に追加

基準セルアレイを有する不揮発性半導体メモリ装置 - 特許庁

The memory layer includes a first memory cell array including memory cells connected to the first wiring; and a second memory cell array that is apposed with the first memory cell array along the first direction and contains memory cells connected to the first wiring.例文帳に追加

メモリ層は、第１配線と接続されたメモリセルを含む第１メモリセルアレイ部と、第１メモリセルアレイ部と第１方向に沿って並置され第１配線と接続されたメモリセルを含む第２メモリセルアレイ部と、を含む。 - 特許庁

The multi-bit non-volatile memory device includes a memory cell array that includes a plurality of memory cells, and a storage unit that is electrically connected to the memory cell array.例文帳に追加

マルチ-ビット不揮発性メモリー装置は、複数のメモリーセルを含むメモリーセルアレイとメモリーセルアレイに電気的に連結した記憶ユニットとを含む。 - 特許庁

A memory cell array 1 has a plurality of memory cells arranged in a matrix form.例文帳に追加

メモリセルアレイ１は、複数のメモリセルがマトリックス状に配置されている。 - 特許庁

NONVOLATILE MEMORY CELL, ITS PROGRAMING METHOD AND NONVOLATILE MEMORY ARRAY例文帳に追加

不揮発性メモリセルおよびそのプログラム方法ならびに不揮発性メモリアレイ - 特許庁

MEMORY CELL ARRAY AND METHOD OF MANUFACTURING THE SAME, AND FERROELECTRIC MEMORY DEVICE例文帳に追加

メモリセルアレイおよびその製造方法、ならびに強誘電体メモリ装置 - 特許庁

The memory cell array 2 includes a plurality of memory cells including a floating gate.例文帳に追加

メモリセルアレイ２は、フローティングゲートを備える複数のメモリセルを有している。 - 特許庁

A nonvolatile semiconductor memory device includes a memory cell array and a control part.例文帳に追加

不揮発性半導体記憶装置は、メモリセルアレイと制御部とを備える。 - 特許庁

The ferroelectric memory device comprises a simple matrix type memory cell array.例文帳に追加

強誘電体メモリ装置は、単純マトリクス型のメモリセルアレイを有する。 - 特許庁

To provide a method of biasing a memory cell array and a semiconductor memory device.例文帳に追加

メモリアレイのバイアシング方法及び半導体メモリ装置を提供する。 - 特許庁

A memory cell array 40 is divided into memory blocks 40-N, 40-F.例文帳に追加

メモリセルアレイ４０は、メモリブロック４０−Ｎ，４０−Ｆに分割される。 - 特許庁

The memory device includes a memory cell array, a test data storage section and a decision section.例文帳に追加

メモリ装置はメモリセルアレイ、テストデータ貯蔵部、及び判断部を含む。 - 特許庁

The first ferroelectric memory 100 comprises a first memory cell array 110.例文帳に追加

第１強誘電体メモリ１００は、第１メモリセルアレイ１１０を含む。 - 特許庁

CHARGE TRAP MEMORY CELL WITH MULTI-DOPED LAYERS, MEMORY ARRAY USING THE MEMORY CELL AND OPERATING METHOD OF THE SAME例文帳に追加

複数層のドーピング層を有する電荷トラップメモリセルとこれを利用したメモリアレイ及びその動作方法 - 特許庁

The cell bias circuit 1 supplies bias voltage to a drain of each memory cell constituting the memory cell array 3.例文帳に追加

セルバイアス回路１は，メモリセルアレイ３を構成する各メモリセルのドレインにバイアス電圧を供給する。 - 特許庁

This memory cell array 1 is provided with an auxiliary cell array 2 used for adjusting a reference potential.例文帳に追加

このメモリセルアレイ１に対して、参照電位調整に用いられる補助セルアレイ２が設けられる。 - 特許庁

A nonvolatile semiconductor memory device has a regular cell array 200 and a reference cell array 600.例文帳に追加

不揮発性半導体記憶装置は、レギュラーセルアレイ２００とリファレンスセルアレイ６００とを有する。 - 特許庁

The nonvolatile storage system 1 includes a reference cell 12 for main memory corresponding to a main memory cell array 10 and a reference cell 13 for spare memory corresponding to a spare memory cell array 11.例文帳に追加

不揮発性記憶システム１は、メインメモリセルアレイ１０に対応してメインメモリ用リファレンスセル１２が備えられ、スペアメモリセルアレイ１１に対応してスペアメモリ用リファレンスセル１３が備えられる。 - 特許庁

A first and a second data caches SDC and PDC hold data which is read from a selected memory cell of the memory cell array and data which is written into a selected memory cell of the memory cell array.例文帳に追加

第１、第２のデータキャッシュＳＤＣ、ＰＤＣは、メモリセルアレイの選択されたメモリセルから読み出されたデータ、及びメモリセルアレイの選択されたメモリセルに書き込まれるデータを保持する。 - 特許庁

A memory includes: a memory cell array which stores data therein; and a write driver which writes data to memory cells.例文帳に追加

メモリは、データを記憶するメモリセルアレイと、メモリセルにデータを書き込むライトドライバとを備える。 - 特許庁

The memory cell array part includes a first memory string, a second memory string and an element isolation insulator layer.例文帳に追加

メモリセルアレイ部は、第１メモリストリングと、第２メモリストリングと、素子分離絶縁層と、を含む。 - 特許庁

The semiconductor storage device is provided with a memory cell array which is sectioned into blocks, redundant memory cells which replaces a defective memory cell in the memory cell array, and a redundant memory cell selecting circuit which replaces a defective memory cell by a redundant memory cell.例文帳に追加

半導体記憶装置には、複数のブロックに区画されたメモリセルアレイ、このメモリセルアレイ内の不良メモリセルと置換される冗長メモリセル及び前記不良メモリセルと前記冗長メモリセルとの置換を行う冗長メモリセル選択回路が設けられている。 - 特許庁

To provide a method for forming a memory cell array capable of reducing an interval between floating gates of memory cells and to provide the memory cell array.例文帳に追加

メモリセルの浮遊ゲート間の間隔を縮小させることができるメモリセルアレイの形成方法およびメモリセルアレイを提供すること。 - 特許庁

The control unit 4 can replace the normal memory cell array by a portion of a plurality of redundancy memory cells constituting the redundancy memory cell array.例文帳に追加

制御部４は、冗長メモリセルアレイを構成する複数の冗長メモリセルの一部で、正規メモリセルアレイを置換することが可能である。 - 特許庁

A plurality of memory cells are arranged in rows and columns in a memory cell array 1.例文帳に追加

メモリセルアレイ１には、複数のメモリセルが行及び列に配置されている。 - 特許庁

METHOD OF FORMING MULTI-LEVEL CELLS IN MEMORY ARRAY AND MOS MEMORY CELL例文帳に追加

メモリアレイにおけるマルチレベルのセルを形成する方法及びＭＯＳメモリセル - 特許庁

This memory includes a memory cell array, a controller, and a programming section.例文帳に追加

本発明のメモリ装置は、メモリセルアレイ、制御部、及びプログラミング部を備える。 - 特許庁

MEMORY CELL ARRAY, NON-VOLATILE STORAGE UNIT, AND NON- VOLATILE SEMICONDUCTOR MEMORY例文帳に追加

メモリセルアレイ、不揮発性記憶ユニットおよび不揮発性半導体記憶装置 - 特許庁

The memory cell array 2 is provided with a plurality of memory cells arrayed in a matrix.例文帳に追加

メモリセルアレイ２は、行列状に配列された複数のメモリセルを有する。 - 特許庁

A portion of the cell arrays forms a memory cell array MA that has the cells as memory cells MC, and another portion of the cell arrays forms a reference cell array RA that has the cells as reference cells RC.例文帳に追加

一部のセルアレイは、セルをメモリセルＭＣとするメモリセルアレイＭＡ、他の一部のセルアレイがセルを参照セルＲＣとする参照セルアレイＲＡとなる。 - 特許庁

SEMICONDUCTOR DEVICE ARRAY HAVING HIGH-DENSITY MEMORY CELL ARRAY AND HIERARCHICAL BIT LINE METHOD例文帳に追加

密なメモリセルアレイを有する半導体装置アレイおよび階層ビットライン方式 - 特許庁