「memory cell array」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

The corrected data retained in the page register 22 is written to the memory cell array 21.例文帳に追加

ページレジスタ２２に保持されている訂正済みのデータは、メモリセルアレイ２１に書き込まれる。 - 特許庁

The power source pad 20 and a sense amplifier 12A are arranged at one end of a memory cell array 11.例文帳に追加

メモリセルアレイ１１の一端には、電源パッド２０とセンスアンプ１２Ａが配置されている。 - 特許庁

To prevent information of a memory cell array block from being rewritten or erased erroneously or illegally.例文帳に追加

メモリセルアレイブロックを間違ってまたは不正にする情報の書換えや消去を防止する。 - 特許庁

The cross point cell array 1 is provided with a plurality of memory cells 2 and a plurality of dummy cells 8.例文帳に追加

クロスポイントセルアレイ１は，複数のメモリセル２と，複数のダミーセル８とを備えている。 - 特許庁

This device is provided with a memory cell array 11 and a source line driver 13.例文帳に追加

不揮発性半導体記憶装置は、メモリセルアレイ１１とソース線ドライバ１３とを備えている。 - 特許庁

A total capacity of address spaces of the memory cell array becomes 256 unique addresses which are different from one another.例文帳に追加

メモリーセルアレーのアドレススペースの総容量は２５６の唯一無二の別々のアドレスとなる。 - 特許庁

At least one of the dummy word line and the dummy bit line is disposed outside the memory cell array.例文帳に追加

ダミーワード線及びダミービット線の少なくとも１つはメモリセルアレイの外部に配置される。 - 特許庁

Different sub decode signals are supplied to respective blocks BL_1-BL_m, constituting a memory cell array.例文帳に追加

メモリセルアレイを構成している各ブロックＢＬ_1〜ＢＬ_mに異なるサブデコード信号を供給する。 - 特許庁

QUANTUM DOT-BASED MAGNETIC RANDOM ACCESS MEMORY CELL, ARRAY THEREOF AND MANUFACTURING METHOD THEREFOR例文帳に追加

量子ドットをベースにした磁気ランダムアクセスメモリセルとそのアレイ、および、これらの製造方法 - 特許庁

An ECC circuit corrects data read from the memory cell array based on redundant data.例文帳に追加

ＥＣＣ回路は、メモリセルアレイから読み出されたデータを冗長データに基づいて訂正する。 - 特許庁

This integrated circuit device 10 includes a memory cell array 522 and a read control circuit 523.例文帳に追加

集積回路装置（１０）は、メモリセルアレイ（５２２）と読み出し制御回路（５２３）とを含む。 - 特許庁

The data storage circuit 10 and the memory cell array 1 are formed on the same well region 56.例文帳に追加

データ記憶回路１０とメモリセルアレイ１は同一のウェル領域５６上に形成される。 - 特許庁

Hydrogen barrier films 42 and 44 are formed at least over the memory cell array 100.例文帳に追加

少なくともメモリセルアレイ１００の上に、水素バリア膜４２，４４が形成されている。 - 特許庁

The base of the memory cell array 11 is set lower than the base of the peripheral circuit 12.例文帳に追加

そして、メモリセルアレイ１１の底面は、周辺回路１２の底面より低く設定される。 - 特許庁

To enable calculation of the yield of a memory cell array to which a redundancy repair is provided.例文帳に追加

冗長救済が施されたメモリセルアレイの歩留まりを算出できるようにする。 - 特許庁

To provide a nonvolatile semiconductor memory which comprises a memory cell array comprised of sidewall type memory cells, and is capable of block erasure equal with a flash memory.例文帳に追加

サイドウォール型メモリセルで構成されたメモリセルアレイを備え、且つ、フラッシュメモリと同等にブロック消去が可能な不揮発性半導体記憶装置を提供する。 - 特許庁

The nonvolatile magnetic thin film memory device has: a substrate; and a memory cell array composed of memory cells each having a magnetoresistance effect element, the memory cells being two-dimensionally arranged on the substrate.例文帳に追加

不揮発磁気薄膜メモリ装置は、基板と、その基板上に磁気抵抗効果素子を有するメモリセルが二次元状に配されたメモリセルアレイとを有している。 - 特許庁

In this memory circuit provided with a cell array 1 and peripheral circuits 2 and 20, the cell array power source V1 to be supplied to the cell array is also supplied to the circuit 20 operated at the time of the power down mode.例文帳に追加

セルアレイ１と周辺回路２、２０とを有するメモリ回路において、セルアレイに供給するセルアレイ電源Ｖ１を、パワーダウンモード時に動作する回路２０にも供給することを特徴とする。 - 特許庁

The semiconductor memory device is provided with: a memory circuit 21 storing a plurality of redundancy information used for replacing a defective cell existing in a memory cell array 11 with a redundant cell in the redundant cell array 12; and a transfer control part 23 rearranging the plurality of redundancy information and transferring new redundancy information to a circuit block 100 including the memory cell array 11 and the redundant cell array 12.例文帳に追加

半導体記憶装置は、メモリセルアレイ１１内に存在する不良セルを冗長セルアレイ１２内の冗長セルと置き換えるために使用される複数のリダンダンシ情報を記憶する記憶回路２１と、前記複数のリダンダンシ情報を並び替え、且つ前記メモリセルアレイ１１と前記冗長セルアレイ１２とを含む回路ブロック１００に新たなリダンダンシ情報を転送する転送制御部２３とを具備する。 - 特許庁

In other words, a nonvolatile memory is prepared in a memory controller for storing address information of the defective memory cell, without storing the address information of the defective memory cell by using a part of the memory cell array prepared to store the data.例文帳に追加

すなわち、データを記憶させるために設けられたメモリセルアレイの一部を使って不良メモリセルのアドレス情報を記憶させるのではなく、メモリコントローラの中に不良メモリセルのアドレス情報を記憶させる不揮発性のメモリを設ける。 - 特許庁

The cell array region Ar1 is appropriate as a buffer memory region suitable for frequently writing/reading, and the cell array region Ar2 is appropriate as a multivalent memory region of which data storage amount per a single memory cell is increased.例文帳に追加

セルアレイ領域Ａｒ１は頻繁に書込／読出しを行うのに適したバッファメモリ領域として適しており、セルアレイ領域Ａｒ２は単一メモリセル当りのデータ記憶量を高くした多値記憶領域として適している。 - 特許庁

The nonvolatile semiconductor storage device is equipped with; a memory cell array 6 which stores data in a nonvolatile manner according to a difference of storage information between memory cells in a memory cell pair which is composed of two memory cells; and a write control section 1 which writes data to the memory cell array 6.例文帳に追加

本発明の不揮発性半導体記憶装置は、２つのメモリセルから成るメモリセル対でのメモリセル間の記憶情報の差によってデータを不揮発的に記憶するメモリセルアレイ６と、当該メモリセルアレイ６に対してデータの書き込むを行う書き込み制御部１とを備えている。 - 特許庁

Due to this array structure, the dimension in the row direction of the memory cell array can be reduced, remarkably reducing the area thereof.例文帳に追加

このアレイ構造により、メモリセルアレイの行方向寸法が縮小され、面積を大幅に縮小することができる。 - 特許庁

A random access memory device includes an array of individual memory cells arranged into rows and columns, and each memory cell has a corresponding access device.例文帳に追加

ランダム・アクセス・メモリ・デバイスは、行及び列に配置された個々のメモリセルのアレイを含み、各々のメモリセルは、対応するアクセス・デバイスを有する。 - 特許庁

A circuit and a method for testing a memory cell of a ferroelectric memory device equipped with an array consisting of ferroelectric memory is provided.例文帳に追加

強誘電体メモリセルからなるアレイを具備する強誘電体メモリ装置のメモリセルをテストする回路及び方法が提供される。 - 特許庁

A voltage is applied to both ends of the memory cells MC when the memory cells MC included in a memory cell array 1 performs a forming operation.例文帳に追加

メモリセルアレイ１に含まれるメモリセルＭＣのフォーミング動作を行う場合において、メモリセルＭＣの両端に電圧が印加される。 - 特許庁

A nonvolatile semiconductor memory device includes a memory cell array in which electrically re-writable nonvolatile memory cells are arranged, and a control unit.例文帳に追加

不揮発性半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、制御部とを備える。 - 特許庁

This semiconductor memory device is provided with a refresh control part for performing a refresh operation of a memory cell array having dynamic memory cells.例文帳に追加

半導体メモリ装置は、ダイナミック型のメモリセルを有するメモリセルアレイのリフレッシュ動作を実行するためのリフレッシュ制御部を備える。 - 特許庁

To provide a memory array from which readout can be performed satisfactorily by reducing the influence of signals from nonselected memory cells when a memory cell is operated.例文帳に追加

メモリセルの動作時に非選択セルからの信号の影響を小さくし、良好な読み出しが可能となるメモリセルアレイを提供する。 - 特許庁

EMBEDDED BIT LINE TYPE NONVOLATILE FLOATING GATE MEMORY CELL HAVING INDEPENDENTLY CONTROLLABLE CONTROL GATE IN TRENCH, ARRAY OF CELL, AND METHOD FOR MANUFACTURING CELL例文帳に追加

トレンチ内に独立制御可能な制御ゲートを有する埋込ビット線型不揮発性浮遊ゲートメモリセル、そのアレイ、及び製造方法 - 特許庁

Data to be written into the memory cell array 1 are stored in the memory cell array 1 by using the memory cells MC of which the set state and reset state are transferrable and the memory cells MC in the permanent state, respectively at least one by one.例文帳に追加

メモリセルアレイ１に書き込まれるデータは、セット状態及びリセット状態の遷移が可能なメモリセルＭＣ及びパーマネント状態のメモリセルＭＣをそれぞれ少なくとも１つずつ用いてメモリセルアレイ１内に記憶される。 - 特許庁

The memory device has a memory cell array having a plurality of memory unit regions selected by an address, a plurality of input/output terminals, and input/output units provided between the memory cell array and the plurality of input/output terminals.例文帳に追加

メモリ装置は，アドレスにより選択される複数のメモリ単位領域を有するメモリセルアレイと，複数の入出力端子と，メモリセルアレイと複数の入出力端子との間に設けられる入出力ユニットとを有する。 - 特許庁

A first control signal CS1 for activating a first memory device 10, and a command signal CMD, an address signal ADD, and a data signal DAT for performing access to the memory cell array 100 are input to a first memory device 10 having a memory cell array 100.例文帳に追加

メモリセルアレイ１００を有する第１メモリ装置１０に、第１メモリ装置１０を活性化するための第１制御信号CS1、メモリセルアレイ１００にアクセスするためのコマンド信号CMD、アドレス信号ADD、及びデータ信号DATを入力する。 - 特許庁

A row decoder is disposed on a side of a memory cell array in a column direction and supplies a first driving signal for selecting a memory cell to a word line.例文帳に追加

ロウデコーダは、メモリセルアレイのカラム方向の側部に配置されメモリセルを選択するための第１駆動信号をワード線に供給する。 - 特許庁

A row decoder 700 generates a word line drive signal WLEN by the burn-in enable-signal BEN and an address signal ADD, and drives a memory cell within a memory cell array 800.例文帳に追加

ローディコーダ700は、バーンインイネーブル信号BENとアドレス信号ADDによりワードライン駆動信号WLENを発生してメモリアレイ800内のメモリセルを駆動する。 - 特許庁

To provide a self-aligning method for forming a downsized memory cell having a novel structure, and to provide a memory cell array formed by using the same.例文帳に追加

サイズを減少し新規な構造を有するメモリセルを形成する自己整列型方法及びそれにより形成されたメモリセルアレーを提供する。 - 特許庁

A memory cell array is divided into a plurality of memory cell blocks MBL1 and MBL2 that are to be units, respectively, for performing an erasing operation collectively.例文帳に追加

メモリセルアレイは、それぞれ、一括して消去動作を行なう単位となる複数のメモリセルブロックＭＢＬ１およびＭＢＬ２に分割されている。 - 特許庁

To improve reliability of reading/writing operation in an MRAM (magnetic RAM) device having a memory cell array in which a defective memory cell exists.例文帳に追加

欠陥のあるメモリセルが存在するメモリセルアレイを有するＭＲＡＭデバイスにおいて、読出しおよび書込み動作の信頼性を高めること。 - 特許庁

A spare array (SP#0) in which a spare memory cell is arranged is arranged commonly for plural normal sub-arrays in which plural normal memory cell are arranged.例文帳に追加

複数のノーマルメモリセルが配置されるノーマルサブアレイを複数個に対し共通にスペアメモリセルが配置されるスペアアレイ（ＳＰ♯０）を配置する。 - 特許庁

An address storage part 140 stores a threshold value memory address for dividing the memory cell array 110 into a first block for storing one bit data for each memory cell and a second block for storing one bit data for each pair of memory cell.例文帳に追加

アドレス記憶部１４０は、メモリセル毎に１ビットデータを記憶させる第１ブロックと、メモリセル対毎に１ビットデータを記憶させる第２ブロックとにメモリセルアレイ１１０を分けるための閾値メモリアドレスを記憶する。 - 特許庁

The semiconductor memory device comprises a memory cell array on which a memory cell MC is disposed and a control circuit 104 for applying a voltage to a bit line 4 and a word line 3 so that a predetermined potential difference is given to the selection memory cell MC.例文帳に追加

半導体記憶装置は、メモリセルＭＣが配置されたメモリセルアレイと、選択メモリセルＭＣに所定の電位差がかかるよう、ビット線４及びワード線３に電圧を印加する制御回路１０４とを備える。 - 特許庁

To provide a phase change type nonvolatile memory cell capable of recording/erasing at a high speed, and to provide a memory array using the phase change type nonvolatile memory cell and a method for recording information in the phase change type nonvolatile memory cell.例文帳に追加

高速記録・消去が可能な相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法を提供する。 - 特許庁

The semiconductor memory has a memory cell array 110, a first selector 140, a second selector 150, a FIFO memory 160, and a deteriorated cell checker 170.例文帳に追加

半導体記憶装置は、メモリセルアレイ１１０と、第１の選択部１４０と、第２の選択部１５０と、ＦＩＦＯメモリ１６０と、劣化セル検査部１７０を備えている。 - 特許庁

This semiconductor integrated circuit device is provided with a memory cell array MCA including a memory cell having a ferroelectric capacitor as a memory element having first and second electrodes.例文帳に追加

半導体集積回路装置は、第１電極と第２電極とを有する記憶素子としての強誘電体キャパシタを有するメモリセルを含んだメモリセルアレイＭＣＡを有する。 - 特許庁

The NAND cell block 1 of a memory cell array comprises NAND cells in which a plurality of memory cell transistors MC are connected in series between a bit line BL and a source line SL.例文帳に追加

メモリセルアレイのＮＡＮＤセルブロック１は、複数のメモリセルトランジスタＭＣがビット線ＢＬとソース線ＳＬの間に直列接続されたＮＡＮＤセルにより構成される。 - 特許庁