「memory cell array」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

The nonvolatile semiconductor memory system includes a memory chip 21 including a memory cell array formed by arraying electrically rewritable nonvolatile memory cells, and a memory controller 22 for controlling each operation in the nonvolatile memory.例文帳に追加

この不揮発性半導体記憶システムは、電気的に書き換え可能な不揮発性メモリセルを配列してなるメモリセルアレイを備えたメモリチップ２１と、不揮発性メモリでの各動作の制御を行うメモリコントローラ２２とを備えている。 - 特許庁

The spare memory part 19 is provided with a spare cell array 17 provided as a spare of the memory cell array 7 having a plurality of nonvolatile spare cells 39, a nonvolatile second reference cell 13 being reference, and a second sense amplifier 15 reading out data of the spare cell 39 based on an output of the spare cell 39 and an output of the second reference cell 13.例文帳に追加

予備記憶部１９は、メインセルアレイ７の予備として設けられ複数の不揮発性スペアセル３９を有するスペアセルアレイ１７と、基準となる不揮発性第２リファレンスセル１３と、スペアセル３９の出力と第２リファレンスセル１３の出力とに基づいてスペアセル３９のデータを読み出す第２センスアンプ１５とを備える。 - 特許庁

A semiconductor memory device includes at least: a memory cell array 11 where a plurality of memory cells MC is disposed; a random number generation circuit 16 for generating random numbers; and a controller 19 for controlling the memory cell array 11 and the random number generation circuit 16.例文帳に追加

実施形態によれば、半導体記憶装置は、複数のメモリセルＭＣが配置されるメモリセルアレイ１１と、乱数（Random number）を発生させる乱数発生回路１６と、メモリセルアレイ１１および乱数発生回路１６を制御するコントローラ１９とを少なくとも具備する。 - 特許庁

A bit line BL of a memory cell array 11 is selected by a column gate 12, and connected to a sense amplifier 13.例文帳に追加

メモリセルアレイ１１のビット線ＢＬはカラムゲート１２により選択されてセンスアンプ１３に接続される。 - 特許庁

A memory cell array operates at a low frequency being one-eighth of an actual data output frequency.例文帳に追加

メモリセルアレイの動作としては、実際のデータ出力周波数の８分の１の低い周波数で動作する。 - 特許庁

Next the data of a page size recorded at a prescribed address of a memory cell array 221 is read to a sense amplifier 223.例文帳に追加

次にメモリセルアレイ２２１の所定のアドレスに記録されたページ単位のデータをセンスアンプ２２３に読み出す。 - 特許庁

To increase data input/output speed under environment in which speed of a memory cell array access clock is restricted.例文帳に追加

メモリセルアレイアクセスクロックの速度が制限される環境下でデータ入出力速度を増加させること。 - 特許庁

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, blocks A-D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロックＡ〜Ｄに分割されている。 - 特許庁

The bit line BL of a memory cell array 11 is selected by a column gate 12 to be connected to a sense amplifier 13.例文帳に追加

メモリセルアレイ１１のビット線ＢＬはカラムゲート１２により選択されてセンスアンプ１３に接続される。 - 特許庁

To reduce manufacturing cost of a mask ROM by preventing an increase in area of a memory cell array region of the mask ROM.例文帳に追加

マスクＲＯＭのメモリセルアレイ領域の面積増加を防ぎ、製造コストの低減を実現する。 - 特許庁

To provide a large-capacity and inexpensive memory cell array of a nonvolatile variable-resistance element excelling in current controllability.例文帳に追加

電流制御性に優れ、大容量で安価な不揮発性可変抵抗素子のメモリセルアレイを実現する。 - 特許庁

The memory cell array MCA is arranged in the 2nd region and composed of cells having MTJ elements.例文帳に追加

メモリセルアレイＭＣＡは、第２領域内に配設され、ＭＴＪ素子を有する複数のセルから構成される。 - 特許庁

Each of the reading selection gates 65 is disposed outside from the bit line driver 50 for the memory cell array 10.例文帳に追加

読出選択ゲート６５は、メモリセルアレイ１０に対して、ビット線ドライバ５０よりも外側に配置される。 - 特許庁

To provide a semiconductor memory which can relieve a defective bit without having a redundant cell array.例文帳に追加

冗長セルアレイを有することなく不良ビットを救済可能にした半導体メモリを提供する。 - 特許庁

To propose a memory array in which a coupling noise can be prevented to generate in a cell plate voltage line.例文帳に追加

セルプレート電圧線にカップリングノイズが発生するのを回避することのできるメモリアレイを提案する。 - 特許庁

The spare memory cell array 11 is classified at least into a first area SP1 and second area SP2.例文帳に追加

スペアメモリセルアレイ１１は少なくとも第１領域ＳＰ１および第２領域ＳＰ２に区分けされる。 - 特許庁

A pad column where a plurality of the pads are arranged is arranged at one side of the bit line direction of the memory cell array.例文帳に追加

複数のパッドが配列されたパッド列は、メモリセルアレイのビット線方向一方側に配置されている。 - 特許庁

Registers (20, 22, 30, 32) are disposed to four sides of a rectangular dynamic random access memory cell array (1), respectively.例文帳に追加

矩形状のダイナミック・ランダム・アクセス・メモリセルアレイ（１）の４辺それぞれにレジスタ（２０，２２，３０，３２）を配置する。 - 特許庁

NONVOLATILE FLOATING GATE MEMORY CELL HAVING FLOATING GATE FORMED IN RECESS, ITS ARRAY AND FABRICATING METHOD例文帳に追加

窪み中に形成された浮遊ゲートを持つ不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁

To overcome problems relating to the short-circuited SDT junction device in the resistive cell cross memory array.例文帳に追加

抵抗性セル交差点メモリアレイにおいて短絡したSDT接合素子に関連した問題を克服すること。 - 特許庁

To store a data pattern even in semiconductor memory cell array having complex shape at high speed and highly efficiently.例文帳に追加

複雑な形状を持つ半導体メモリ記憶セル・アレイにもデータ・パターンを高速かつ高効率で記憶する。 - 特許庁

A memory cell array 102 has data cells for x bits and redundant cells for y bits for every word.例文帳に追加

メモリセルアレイ１０２はワードごとにｘビット分のデータセルとｙビット分の冗長セルとを有している。 - 特許庁

Therefore, both of main cells and spare cells of the memory cell array 11 can be sequentially refreshed.例文帳に追加

したがって、前記テストモードの自動リフレッシュ動作時にはメインセル及び予備セルが順次リフレッシュされる。 - 特許庁

Thereby, write-in margin for a memory cell array can be tested without considering write-in margin.例文帳に追加

これにより、書込余裕を考慮することなく、メモリセルアレイに対する書込マージンをテストすることができる。 - 特許庁

Thick-film transistors are used for a memory cell array 33, a row decoder 30, and a sense amplifier 32 surrounded by bold dashed lines.例文帳に追加

太い破線で囲まれるメモリセルアレイ３３、ロウデコーダ３０、センスアンプ３２は、厚膜のトランジスタを用いる。 - 特許庁

In addition, one redundant memory cell array region SR0 can be connected also to a paired global I/O G-I/O which corresponds to any of the regular memory cell array regions NR0, NR1 via a multiplexer 618, in such a way that it can be replaced by any of the two regular memory cell array regions NR0, NR1.例文帳に追加

さらに、１つの冗長メモリセル列領域ＳＲ０は、２つの正規なメモリセル列領域ＮＲ０およびＮＲ１のいずれとも置換可能となるように、マルチプレクサ６１８を介して、正規のメモリセル列領域ＮＲ０およびＮＲ１のいずれに対応したグローバルＩ／Ｏ線対Ｇ−Ｉ／Ｏへも接続可能である。 - 特許庁

To widen limit of scale of an MRAM memory cell array by reducing substantially capacity of word lines and bit lines.例文帳に追加

ワード線、ビット線の容量を実質的に低減してＭＲＡＭメモリセルアレイの規模の限界を広げる。 - 特許庁

That is, the shield wirings 24 are formed on a memory cell array area in which the wirings 21 are not formed.例文帳に追加

すなわち、シールド配線２４は配線２１が形成されていないメモリセルアレイ領域上に形成される。 - 特許庁

Write prohibition data to the memory cell array are selectively stored in the storing part in a setting mode.例文帳に追加

この記憶部には、設定モードにおいて、メモリセルアレイに対する書き込み禁止データが選択的に記憶される。 - 特許庁

The nonvolatile semiconductor memory unit is disclosed with a bit line extending in one direction on the cell array.例文帳に追加

セルアレイの一方向に延在するビットラインを有する不揮発性半導体メモリ装置が開示される。 - 特許庁

The memory cell array region has a plurality of sector regions 0, 1, etc., divided in the second direction B.例文帳に追加

前記メモリセルアレイ領域は、第２の方向Ｂで分割された複数のセクタ領域０，１，…を有する。 - 特許庁

The sense amplifier circuit 10 is used to read data from the memory cell array 4 via read lines LIOFx, LIOBx (x=0, 1).例文帳に追加

センスアンプ回路１０は、読み出し線ＬＩＯＦｘ，ＬＩＯＢｘ（ｘ＝０，１）を介してメモリセルアレイ４からデータを読み出すために用いる。 - 特許庁

Same control is performed for the other commands for rewriting the non-volatile memory cell array 10.例文帳に追加

不揮発性メモリセルアレイ１０の書き換えを行うための他のコマンドに対しても同様の制御を行う。 - 特許庁

The ECC circuit 20 calculates ECC for write data DW written in the memory cell array 10.例文帳に追加

ＥＣＣ回路２０は、メモリセルアレイ１０に書き込まれるライトデータＤＷに対してＥＣＣを算出する。 - 特許庁

The semiconductor storage comprises: a memory cell array 4; a R/W control circuit 5; and a reference resistance circuit.例文帳に追加

半導体記憶装置は、メモリセルアレイ４と、Ｒ／Ｗ制御回路５と、基準抵抗回路とを備える。 - 特許庁

To provide a floating gate memory array which can store a plurality of bits for each cell and which is operated with a page mode.例文帳に追加

セル毎に複数ビットを記憶でき、ページモードで作動する浮動ゲートメモリアレーを提供すること。 - 特許庁

The dummy through-holes 23a are arranged so as to surround all the through-holes 23 or a memory cell array region.例文帳に追加

ダミースルーホール２３ａは、スルーホール２３全体すなわちメモリセルアレイ領域を囲むように配置される。 - 特許庁

In a virtual ground memory cell array, storage states of an initial step and a final step of respective bits are discriminated.例文帳に追加

仮想接地メモリセルアレイにおいて、各ビットの初期段階と終止段階との記憶状態を判定する。 - 特許庁

To provide a ferroelectric nonvolatile memory cell in a novel structure in which memory cells are integrated with high density, and to provide a high-density ferroelectric memory cell array using the ferroelectric nonvolatile memory.例文帳に追加

メモリセルを高密度に集積することのできる新規な構造の強誘電体不揮発性メモリセルを提供するとともに、この強誘電体不揮発性メモリを用いた高密度強誘電体メモリセルアレイを提供する。 - 特許庁

The semiconductor memory device comprises: a memory cell array; a writing data buffer to which writing data is input by a prescribed unit; a program cell counter which counts the number of pieces of data to be programmed to the memory cell array among the writing data; and a program voltage generation circuit which differentiates the program voltage to be applied to the memory cell array depending on the number of pieces of data to be programmed.例文帳に追加

本発明に係る半導体メモリ装置は、メモリセルアレイと、書き込みデータが所定単位で入力される書き込みデータバッファと、前記書き込みデータのうちの前記メモリセルアレイにプログラムされるデータの数を数えるプログラムセルカウンタと、前記プログラムされるデータの数によって、前記メモリセルアレイに印加するプログラム電圧を異にするプログラム電圧発生回路とを含む。 - 特許庁

A memory cell array 5 has memory cells designated by row addresses and column addresses, and a row decoder 3R decodes and supplies a row address to the memory array 5 through a column driver 4R.例文帳に追加

メモリセルアレイ５は、行アドレスおよび列アドレスによって指定されるメモリセルを有しており、行デコーダ３Ｒは、行アドレスをデコードし、列ドライバ４Ｒを介して、メモリセルアレイ５に供給するようになされている。 - 特許庁

The leak current (power supply current) of the unused redundant cell array can be reduced because the difference between two power supply voltages supplied to the redundant memory cell of the unused redundant cell array can be reduced.例文帳に追加

使用されない冗長セルアレイの冗長メモリセルに供給される２つの電源電圧の差を小さくできるため、使用されない冗長メモリセルのリーク電流（電源電流）を小さくできる。 - 特許庁

This flash memory is provided with memory cell arrays MA, MB including a non-volatile memory cell, multi-level flag sections 15A, 15B, and a CPU 16 for control controlling write-in, read-out, and erasion of data for a memory cell array and a multi-level flag section.例文帳に追加

本発明の実施の形態によるフラッシュメモリは、不揮発性メモリセルを含むメモリセルアレイＭＡ、ＭＢと、多値フラグ部１５Ａ、１５Ｂと、メモリセルアレイおよび多値フラグ部に対するデータの書込み、読出し、消去を制御する制御用ＣＰＵ１６とを備える。 - 特許庁

The number of division of the memory cell arrays Way0 and Way1 is same in a row direction, but in a column direction, that of the memory cell array Way0 is more than the other.例文帳に追加

メモリセルアレイＷａｙ０及びＷａｙ１の分割数は、ロウ方向において同一であるが、カラム方向においてメモリセルアレイＷａｙ０の方が多い。 - 特許庁

To solve such a problem that increment of a rewriting time and deterioration of reliability are caused by occurrence of variation of rewriting speed in accordance with a position of a memory cell in a nonvolatile memory cell array.例文帳に追加

不揮発性メモリセルアレイ内のメモリセル位置に応じて書き換え速度のばらつきが発生することで、書き換え時間の増大や、信頼性の悪化が起こる。 - 特許庁