「memory cell array」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

To reduce the in-array positional dependency of the source resistance of a memory cell.例文帳に追加

不揮発性半導体記憶装置において、メモリセルのソース抵抗のアレイ内位置依存性を低減する。 - 特許庁

To provide a nonvolatile semiconductor memory unit with a bit line extending on one side region of a cell array.例文帳に追加

ビットラインがセルアレイの一側領域に延在する不揮発性半導体メモリ装置の提供 - 特許庁

The second load element includes an end connected with a bit line of a reference cell array within the flash memory device.例文帳に追加

第２負荷素子は、フラッシュメモリ装置内の基準セルアレイのビットラインに一端が連結される。 - 特許庁

At the time of refresh, an error is corrected by the error corrector 6, and data after correction is written in the memory cell array 5.例文帳に追加

リフレッシュ時には、エラーコレクタ６でエラーを訂正し、訂正後のデータをメモリセルアレイ５に書き込む。 - 特許庁

To provide a method of manufacturing a semiconductor device which optimizes a depth of a wiring trench between a memory cell array region and a peripheral circuit region.例文帳に追加

メモリセルアレイ領域と周辺回路領域との配線溝の深さを最適化する。 - 特許庁

The first load element includes an end connected with a bit line of main cell array within the flash memory device.例文帳に追加

第１負荷素子は、フラッシュメモリ装置内のメインセルアレイのビットラインに一端が連結される。 - 特許庁

Registers (20, 22, 30, 32) are arranged at each of four sides of a dynamic random access memory cell array (1).例文帳に追加

ダイナミック・ランダム・アクセス・メモリセルアレイ（１）の４辺それぞれにレジスタ（２０，２２，３０，３２）を配置する。 - 特許庁

A first and a second sense amplifiers are arranged at both sides of a bit line direction of the memory cell array, respectively.例文帳に追加

メモリセルアレイのビット線方向両側に第１、第２のセンスアンプがそれぞれ配置されている。 - 特許庁

To provide a programming method and device programming a flash memory cell in an analog storage device array.例文帳に追加

アナログ記憶装置アレイ中のフラッシュ・メモリ・セルをプログラムする方法および装置を提供すること。 - 特許庁

A flash memory 10 has a data area and a standby area for data writing in a cell array 11.例文帳に追加

フラッシュメモリ１０は、セルアレー１１にデータ領域及びデータ書き込み用予備領域を備える。 - 特許庁

To provide a nonvolatile memory cell array having common drain lines, and a method of operating the same.例文帳に追加

共通のドレインラインを備える不揮発性メモリセルアレイ及びその動作方法を提供する。 - 特許庁

A first wiring line is arranged linearly in a first row or column of a memory cell array.例文帳に追加

第１配線１２は、メモリセルアレイの１ロウ又は１カラム内において一直線上に配置される。 - 特許庁

The hard mask layer is later replaced with gate electrodes made of polysilicon in a memory cell array.例文帳に追加

このハードマスク層は、メモリセルアレイ内のポリシリコンで形成されるゲート電極に、後に置換される。 - 特許庁

The branch target buffer includes a memory cell array, a decoder, a sense amplifier, and a sense amplifier enable circuit.例文帳に追加

本発明による分岐ターゲットバッファはメモリセルアレイ、デコーダ、センスアンプ、及びセンスアンプイネーブル回路を含む。 - 特許庁

To provide a semiconductor memory device having a signal line arranged to run across a cell array.例文帳に追加

セルアレイを横切って配線された信号ラインを有する半導体メモリ装置を提供する。 - 特許庁

Finally, the data of a page size stored in the page buffer 224 is written in the memory cell array 221.例文帳に追加

最後にページバッファ２２４に格納されたページ単位のデータを、メモリセルアレイ２２１に書き込む。 - 特許庁

To provide a semiconductor memory device using a sense amplifier circuit suitable for large capacity cell array.例文帳に追加

大容量化セルアレイに好ましいセンスアンプ回路を用いた半導体記憶装置を提供する。 - 特許庁

A current waveform of the write word/bit line current is controlled for each chip or each memory cell array.例文帳に追加

書き込みワード／ビット線電流の電流波形は、チップ毎又はメモリセルアレイ毎に制御される。 - 特許庁

Then, the processing part 9 performs access to a memory cell array 8 by the restored command bit column C1.例文帳に追加

次に、処理部９は、復元されたコマンドビット列Ｃ１によってメモリセルアレイ部８にアクセスする。 - 特許庁

TEST-WRITE-IN METHOD FOR CELL ARRAY OF SEMICONDUCTOR MEMORY, AND CIRCUIT PERFORMING THE METHOD例文帳に追加

半導体メモリーのセルアレイへの試験的書き込み方法およびその方法を実行する回路 - 特許庁

The propriety of access to the memory cell array is determined by the access data stored in the storage.例文帳に追加

メモリセルアレイのアクセス可否は、貯蔵装置に貯蔵されているアクセスデータによって決定される。 - 特許庁

The memory cell array stores the 1st and 2nd data transmitted through the 1st and 2nd paths.例文帳に追加

メモリセルアレイは、第１及び第２経路を通じて伝送された第１及び第２データを保存する。 - 特許庁

To provide a method of manufacturing a memory cell array which is capable of improving characteristics of a ferroelectric capacitor.例文帳に追加

強誘電体キャパシタの特性が向上できるメモリセルアレイの製造方法を提供する。 - 特許庁

The SRAM cell 99 is divided by a distributed global decoder 71 arranged at the center into groups 80-87 of a cell of the SRAM array, and the distributed global decoder 71 specifies an address of the individual memory cell 13 of the SRAM array 99.例文帳に追加

SRAMセル(99)は、中心に配置された分散型グローバルデコーダ(71)でSRAMアレイのセルのグループ(80-87)に分割され、分散型グローバルデコーダ(71)はSRAMアレイ(99)の個々のメモリセル(13)をアドレス指定する。 - 特許庁

In s memory cell array 1, a memory cell range being a unit of data erasion is made one block, assembly of blocks of one to plural is made one core and plural cores are arranged.例文帳に追加

メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁

To provide a nonvolatile semiconductor memory in which batch read/ write can be carried out without replacing a defective memory cell by a redundant cell array.例文帳に追加

欠陥メモリセルを冗長セルアレイにより置き換えなくとも一括書き込み／消去試験を可能とした不揮発性半導体記憶装置を提供する。 - 特許庁

Thus, the amount of accumulated charge of the memory cells is increased by the simple constitution, and the operation margin of the DRAM (memory cell array) is improved and also the dummy cell can be made unnecessary.例文帳に追加

これにより、簡単な構成でメモリセルの蓄積電荷量を増加させ、ＤＲＡＭ（メモリセルアレイ）の動作マージンを向上させると共に、ダミーセルを不要にできる。 - 特許庁

To provide a MRAM memory cell array in which writing having high stability and reliability is realized suppressing a semi-selection error of the memory cell to the minimum.例文帳に追加

メモリセルの半選択エラーを最小限に抑えつつ、安定性および信頼性の高い書き込みを実現したＭＲＡＭメモリセルアレイを提供すること。 - 特許庁

After data has been written into a memory cell array in response to an internal address signal, read data from each memory cell is compared with expectation value data.例文帳に追加

内部アドレス信号に応じて、メモリセルアレイにデータの書込みを行なった後、読出動作において、各メモリセルからの読出データと期待値データの比較を行なう。 - 特許庁

A memory cell array is provided with one common line (CL<0>-CL<1>) per two bit lines (BL<0>-BL<3>) and a memory cell of an adjacent column shares the common line.例文帳に追加

メモリセルアレイにおいて、２つのビット線（ＢＬ＜０＞−ＢＬ＜３＞）あたり１つのコモン線（ＣＬ＜０＞−ＣＬ＜１＞）を設け、隣接列のメモリセルでコモン線を共有する。 - 特許庁

After data has been written in a memory cell array according to an internal address signal, in read-out operation, read-out data from each memory cell is compared with expected value data.例文帳に追加

内部アドレス信号に応じて、メモリセルアレイにデータの書込みを行なった後、読出動作において、各メモリセルからの読出データと期待値データの比較を行なう。 - 特許庁

MAGNETIC TUNNEL JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL AND METHOD OF MANUFACTURING THE SAME, AND MAGNETIC TUNNEL JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL ARRAY AND METHOD OF MANUFACTURING THE SAME例文帳に追加

磁気トンネル接合型磁気ランダムアクセスメモリセルおよびその製造方法、ならびに磁気トンネル接合型磁気ランダムアクセスメモリセルアレイおよびその製造方法 - 特許庁

To provide a semiconductor memory apparatus in which refresh operation of a second time is performed for a memory cell existing in the same memory sub-array which is different from a memory cell refreshed by refresh operation of a first time.例文帳に追加

１回目のリフレッシュ動作でリフレッシュされるメモリセルとは異なるが同一メモリサブアレイ上に存在するメモリセルに２回目のリフレッシュ動作が行われる半導体記憶装置を提供する。 - 特許庁

A first bit line pair BM, /BM for reading data from the desired memory cells of a memory cell array and a second bit line pair BS, /BS for writing data to the desired memory cells of another memory cell array are respectively formed in different layers via an interlayer insulation film 32.例文帳に追加

メモリセル列の任意のメモリセルよりデータを読み出す第１のビット線対ＢＭ，／ＢＭと、メモリセル列の他の任意のメモリセルにデータを書き込む第２のビット線対ＢＳ，／ＢＳとは、層間絶縁膜３２を介して、それぞれ異なる層に形成される。 - 特許庁

The memory part 9 is provided with a main cell array 7 having a plurality of nonvolatile memory cells 29, a nonvolatile first reference cell 3 being reference, and a first sense amplifier 5 reading out data of the memory cell 29 based on an output of the main memory cell 29 and an output of the first reference cell 3.例文帳に追加

記憶部９は、複数の不揮発性メモリセル２９を有するメインセルアレイ７と、基準となる不揮発性第１リファレンスセル３と、メモリセル２９の出力と第１リファレンスセル３の出力とに基づいてメモリセル２９のデータを読み出す第１センスアンプ５とを備える。 - 特許庁

The nonvolatile semiconductor memory device includes: a memory cell array including memory cells MC; and a control unit 20 to control a signal applied to the memory cells.例文帳に追加

複数のメモリセルＭＣを有するメモリセルアレイと、複数のメモリセルに印加される信号を制御する制御部２０と、を備えた不揮発性半導体記憶装置が提供される。 - 特許庁

Forming is executed for the first memory cells MC in a selectively specified area of the memory cell array, and thereby the first memory cells MC are changed to second nonvolatile memory cells MCa.例文帳に追加

メモリセルアレイの中から選択的に指定された領域において第１メモリセルＭＣに対するフォーミングが実行され、不揮発性の第２メモリセルＭＣａに変更される。 - 特許庁

For example, a sense amplifier 12 reads cell data stored in a data cell MCa of a memory cell array 11 and parity data stored in a parity cell MCb in a page unit.例文帳に追加

たとえば、メモリセルアレイ１１のデータセルＭＣａに記憶されたセルデータ、および、パリティセルＭＣｂに記憶されたパリティデータを、センスアンプ１２によってページ単位で読み出す。 - 特許庁

To provide a rewritable non-volatile memory cell that is a type having a chance of inducing dielectric breakdown, which requires less space in the lateral direction, to provide a method of manufacturing the memory cell, and to provide a memory cell array having a plurality of such memory cells.例文帳に追加

絶縁破壊を誘発するタイプの書換え可能な不揮発性メモリセルにおいてラテラルな方向に場所を取らないもの、そして、そのようなメモリセルの製造方法、ならびに、そのようなメモリセルを多数有するメモリセルアレイを提供する。 - 特許庁

The nonvolatile semiconductor memory device includes: a memory cell array layer 400 having electrically rewritable memory cells MC connected in series; a control circuit layer 200 disposed below the memory cell array layer 400 and controlling a voltage applied to the memory cells MC; and an interconnection portion 500 electrically connecting the control circuit layer 200 and the memory cell array layer 400.例文帳に追加

不揮発性半導体記憶装置は、電気的に書き換え可能であり且つ直列に接続されたメモリセルＭＣを有するメモリセルアレイ層４００と、メモリセルアレイ層４００の下層に位置し且つメモリセルＭＣに印加する電圧を制御する制御回路層２００と、制御回路層２００とメモリセルアレイ層４００とを電気的に接続する接続配線部５００とを備える。 - 特許庁

When one threshold level out of the plurality of threshold level is written in a first memory cell in the memory cell array, a slightly lower threshold level than the original threshold level is written, when write is not performed continuously for a second memory cell being adjacent to the first memory cell, the original threshold level is written in the first memory cell.例文帳に追加

制御回路は、メモリセルアレイ内の第１のメモリセルに複数の閾値レベルのうちの１つの閾値レベルを書き込むとき、本来の閾値レベルより僅かに低い閾値レベルに書き込み、第１のメモリセルと隣接する第２のメモリセルに連続して書き込みが行なわれない場合、第１のメモリセルに本来の閾値レベルを書き込む。 - 特許庁

To provide a drive method of a nonvolatile ferroelectric memory device, being capable of write and read operation uniformly over an overall memory cell array, and suitable for obtaining a compact memory cell with a reduced sensing voltage.例文帳に追加

メモリセルアレイ全体で均一に書込・読出動作が可能で、センシング電圧を低下させてメモリセルの小形化に適した不揮発性強誘電体メモリ装置の駆動方法を提供する。 - 特許庁

To provide a semiconductor memory device capable of properly storing inverted data so as to effectively reduce a memory cell current without an increases in area of a memory cell array.例文帳に追加

メモリセルアレイの面積の増加を伴うことなく、メモリセル電流が有効に低減するように反転データを適切に記憶することが可能な半導体記憶装置を提供すること。 - 特許庁

To improve a read margin by reducing a leak current that changes dependently upon a resistance value of a memory cell read in a semiconductor memory device including a cross-point type memory cell array.例文帳に追加

クロスポイントタイプのメモリセルアレイを有する半導体記憶装置において、読み出し対象のメモリセルの抵抗値に依存して変化するリーク電流を低減し、読み出しマージンの向上を図る。 - 特許庁

UNIT CELL OF MULTIBIT NONVOLATILE MEMORY ELEMENT, OPERATING METHOD OF MULTIBIT NONVOLATILE MEMORY ELEMENT USING IT, ITS MANUFACTURING METHOD, AND NAND CELL ARRAY OF MULTIBIT NONVOLATILE MEMORY ELEMENT例文帳に追加

マルチビット不揮発性メモリ素子の単位セル、これを用いたマルチビット不揮発性メモリ素子の動作方法、及びその製造方法、並びにマルチビット不揮発性メモリ素子のＮＡＮＤセルアレイ - 特許庁