「memory cell array」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A nonvolatile semiconductor memory device 1 includes a memory cell array 10 having a plurality of memory cells capable of storing multiple bits, a plurality of bit lines connected to the memory cell array 10, and a control circuit 19.例文帳に追加

不揮発性半導体記憶装置１は、複数ビットを記憶可能なメモリセルを複数個有するメモリセルアレイ１０と、メモリセルアレイ１０に接続された複数のビット線と、制御回路１９とを含む。 - 特許庁

To provide a cross-point type ferroelectric memory of high quality, wherein a memory cell array constituted of ferroelectric capacitors in the cross-point type ferroelectric memory in which lamination of a plurality of layers is performed, and memory cell array arranged in each layer via an interlayer insulator prevents noise from adjacent memory cell array.例文帳に追加

強誘電体キャパシタからなるメモリセルアレイが、複数層積層されたクロスポイント型強誘電体メモリにおいて、層間絶縁層を介して各層に配置されたメモリセルアレイが、隣接するメモリセルアレイから受けるノイズを防止して、高品質なクロスポイント型強誘電体メモリを提供する。 - 特許庁

To provide a non-voltage semiconductor memory unit, which can read data of a spare memory cell array with priority to a main memory array in which a physical address of a memory cell array comprising NAND structure, is precedent and to provide data reading method used for the unit.例文帳に追加

ＮＡＮＤ構造からなるメモリセルアレイの物理的アドレスが先にあるメインメモリアレイより先にスペアメモリアレイのデータを優先的にリードできる不揮発性半導体メモリ装置及びこれに用いるデータリード方法を提供する。 - 特許庁

To provide an inspection method of an integrated circuit memory which selects a memory cell near the peripheral part of a memory array and a memory twist part.例文帳に追加

メモリアレイの周辺部及びメモリツイスト部に近接したメモリセルを選択する集積回路メモリの検査方法を提供すること。 - 特許庁

In a cell contact pad system, a continuous dummy cell contact pad which intersects a cell gate electrode is formed in the outer circumference of a memory cell array.例文帳に追加

セルコンタクトパッド方式において、メモリセルアレイの外周部にセルゲート電極と交差し、連続するダミーのセルコンタクトパッドを形成する。 - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL WITH PROTRUDING CONTROL GATE, AND MEMORY ARRAY MADE THEREBY例文帳に追加

部分的に突出するコントロールゲートを持つフローティングゲートメモリーセルの半導体メモリーアレーを形成する自己整列方法及びそれによって作られたメモリーアレー - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL WITH LOW RESISTANCE SOURCE REGION AND HIGH SOURCE COUPLING, AND MEMORY ARRAY MADE THEREBY例文帳に追加

低抵抗ソール領域と高ソース結合を持つフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合方法、及びそれにより作られたメモリアレイ - 特許庁

MAGNETIC TUNNELING JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL, MAGNETIC TUNNELING JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL ARRAY, AND METHOD FOR SELECTING AND RECORDING MAGNETIC TUNNELING JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL例文帳に追加

磁気トンネル接合型磁気ランダムアクセスメモリセル、磁気トンネル接合型磁気ランダムアクセスメモリセルアレイ、ならびに磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法 - 特許庁

To provide a method of restricting the writing to a particular memory cell without cutting a wire of a memory cell array, or without bringing a prober in contact with the individual memory cell or row or column.例文帳に追加

メモリセルアレイの配線を切断したり、個々のメモリセルあるいは行や列にプローバーを当てたりせずに、特定のメモリセルへの書き込みを制限する方法を提供する。 - 特許庁

A memory cell array 10 is provided with a cell node stage potential setting circuit 121 constituting an expansion cell array to make classifying defective causes easy.例文帳に追加

不良原因の仕分けを容易にするために、メモリセルアレイ１０に対して拡張セルアレイを構成するセルノード段電位設定回路１２１を設ける。 - 特許庁

The memory circuit has a memory cell array in which a plurality of memory cells where "0" and "1" of binary data can be written are arranged.例文帳に追加

メモリ回路は、２値データ”０”及び”１”を書き込み可能なメモリセルが複数配置されたメモリセルアレイを含む構成とする。 - 特許庁

The nonvolatile semiconductor memory has a memory-cell array 4000 so constituted as to provide a plurality of memory cells 410 respectively in its row an column directions.例文帳に追加

行方向及び列方向に複数のメモリセル４１０が配設されて構成されたメモリセルアレイ４０００を有する。 - 特許庁

A semiconductor memory device includes a memory cell array 1 in which a plurality of memory cells for storing one of multiple threshold levels are arranged in a matrix state.例文帳に追加

メモリセルアレイ１は、複数の閾値レベルのうちの１つを記憶する複数のメモリセルがマトリックス状に配置されている。 - 特許庁

The semiconductor memory device is provided with a memory cell array 21 in which a plurality of memory elements are arranged and a program verify-circuit 30.例文帳に追加

半導体記憶装置は、複数のメモリ素子を配列したメモリセルアレイ２１と、プログラムベリファイ回路３０とを備える。 - 特許庁

SEMICONDUCTOR DEVICE, NON-VOLATILE RANDOM ACCESS MEMORY, FLOATING GATE MEMORY CELL SEMICONDUCTOR MEMORY ARRAY, AND METHOD OF FORMING THE SAME例文帳に追加

半導体装置、不揮発性ランダムアクセスメモリセル、フローティングゲートメモリセルの半導体メモリアレイ、及び、このアレイを形成する方法 - 特許庁

This semiconductor memory device is provided with a memory cell array 21 in which a plurality of memory elements 1 are arrayed, and a write state machine 32.例文帳に追加

半導体記憶装置は、複数のメモリ素子１を配列したメモリセルアレイ２１と、ライトステートマシーン３２とを備える。 - 特許庁

A redundant memory cell array that stores the number of times that defects are repaired is provided in a spare memory in a semiconductor memory device.例文帳に追加

半導体記憶装置におけるスペアメモリ内に、不良救済回数を記憶する冗長メモリセルアレイを設ける。 - 特許庁

Next, data check of the memory cell array 30 is performed and an abnormal/normal state is discriminated.例文帳に追加

次に、メモリセルアレイ３０のデータチェックを行って異常の有無を判定する。 - 特許庁

A device based on a memory cell, an array structure, and its manufacturing method are also provided.例文帳に追加

さらに、メモリセルおよびアレイ構造に基づく装置およびその製造方法。 - 特許庁

A memory cell array 3 has a plurality of districts containing a plurality of physical blocks.例文帳に追加

メモリセルアレイ3は、複数の物理ブロックを含む複数のディストリクトを有している。 - 特許庁

To provide technology to prevent data read speed from a memory cell array from being restricted.例文帳に追加

メモリセルアレイからのデータ読み出し速度が律速されない技術を提供する。 - 特許庁

To establish a reference signal for a memory cell of a MRAM array having high reliability.例文帳に追加

MRAMアレイのメモリセルのための信頼性の高い基準信号を確立すること。 - 特許庁

This device comprises a memory cell array 1 consisting of a plurality of sub-arrays and a control circuit 5.例文帳に追加

複数のサブアレイからなるメモリセルアレイ１、および制御回路５を含む。 - 特許庁

A device and a method for operating a non-volatile memory comprises a bit cell array.例文帳に追加

不揮発性メモリを動作させる装置および方法は、ビット・セル・アレイを含む。 - 特許庁

To reduce a leak current of a semiconductor memory which has a redundant cell array.例文帳に追加

冗長セルアレイを有する半導体メモリにおいてリーク電流を削減する。 - 特許庁

The operation control circuit controls operation of the memory cell array according to an external instruction.例文帳に追加

動作制御回路は、外部命令に応じてメモリセルアレイの動作を制御する。 - 特許庁

To improve latch-up resistance without increasing a memory cell array chip area.例文帳に追加

メモリセルアレイチップ面積を増加させることなく、ラッチアップ耐性を向上させる。 - 特許庁

To provide an SRAM which can increase the integration degree of a memory cell array.例文帳に追加

メモリセルアレイの集積度を上げることが可能なＳＲＡＭを提供すること。 - 特許庁

Thus, the semiconductor memory device, in which a mixture of a DRAM memory cell array and a nonvolatile RRAM memory cell array are installed commparatively and the area can optionally be set after manufacturing, is obtained.例文帳に追加

これにより、ＤＲＡＭメモリセルアレイと不揮発性のＲＲＡＭメモリセルアレイを混載し、製造後に任意に領域を設定可能な半導体記憶装置を実現することができる。 - 特許庁

In the cross point type ferroelectric memory 100, a first memory cell array 30 and a second memory cell array 60 are laminated via a first interlayer insulator 20 and a second interlayer insulator 50.例文帳に追加

クロスポイント型強誘電体メモリ１００は、第１メモリセルアレイ３０と第２メモリセルアレイ６０とが、第１層間絶縁層２０と第２層間絶縁層５０とを介して積層されている。 - 特許庁

In the cross point type ferroelectric memory 100, the first memory cell array 30 and the second memory cell array 60 are laminated through a first interlayer insulating layer 20 and the second inter-layer insulating layer 50.例文帳に追加

クロスポイント型強誘電体メモリ１００は、第１メモリセルアレイ３０と第２メモリセルアレイ６０とが、第１層間絶縁層２０と第２層間絶縁層５０とを介して積層されている。 - 特許庁

A driver circuit having a redundant control function to store the information on the defective memory cell is provided to repair a defect of the memory cell array.例文帳に追加

駆動回路に不良メモリセルに関する情報を記憶した冗長制御機能を設け、メモリセルアレイの欠陥を救済する。 - 特許庁

To provide a bit line decoder scheme selecting one memory cell comprising two storage site in a dual bit memory cell array.例文帳に追加

デュアルビット・メモリ・セルのアレーで２つの記憶サイトを含む１つのメモリ・セルを選択するビット線デコーダ構造を提供すること。 - 特許庁

Data read from a memory cell MC for one page in one block BL of a memory cell array is stored in a data holding circuit 12.例文帳に追加

メモリセルアレイの１ブロックＢＬ内の１ページ分のメモリセルＭＣから読み出されたデータがデータ保持回路１２で保持される。 - 特許庁

Therefore, without using a redundancy memory cell which has a defect, a defective normal memory cell array can be replaced.例文帳に追加

そのため、不良が発生している冗長メモリセルを使用せずに、欠陥を生じている正規メモリセルアレイを置換することができる。 - 特許庁

The memory cell array block 200 includes at least first and second memory cell blocks 21, 22 divided into blocks with an erasure unit.例文帳に追加

メモリセルアレイブロック２００は、消去単位でブロック分割された少なくとも第１及び第２のメモリセルブロック２１，２２を含む。 - 特許庁

In this semiconductor memory device, a program memory cell block 30 for storing program data and a regular memory cell block 21 for storing ordinary data are arranged at the same memory array.例文帳に追加

この半導体装置では、プログラムデータを記憶するためのプログラムメモリセルブロック３０と、通常のデータを記憶するための正規メモリセルブロック２１とを同じメモリアレイに配置する。 - 特許庁

Dummy cells (DML) having a low threshold value voltage are lined up into memory cells and arranged in a memory cell array (MAi).例文帳に追加

しきい値電圧の低いダミーセル（ＤＭＬ）をメモリセルアレイ（ＭＡｉ）内にメモリセルに整列して配置する。 - 特許庁

The memory cell array 1 has memory cells connected to the word lines and bit lines and arranged in matrix.例文帳に追加

メモリセルアレイ１は、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

To provide a semiconductor memory device, including a three-dimensional memory cell array capable of securing high integration and process margins.例文帳に追加

高密度、且つ工程マージンの確保された３次元メモリセルアレイを含む半導体メモリ素子を提供する。 - 特許庁

In the memory cell array, a plurality of memory cells connected to word lines and bit lines are arranged in matrix.例文帳に追加

メモリセルアレイは、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

To provide a nonvolatile semiconductor memory in which occupancy area of a memory cell array can be reduced.例文帳に追加

メモリセルアレイの占有面積を小さくすることが可能な不揮発性半導体記憶装置を提供する。 - 特許庁

This memory device comprises a memory cell array block, first and second sense amplifiers, and first and second switches.例文帳に追加

本発明のメモリ装置はメモリセルアレイブロック、第１及び第２センスアンプ、そして第１及び第２スイッチを含む。 - 特許庁

The nonvolatile semiconductor memory device is provided with a memory cell array 2, selection parts 3 and 4, and writing parts 5 and 6.例文帳に追加

不揮発性半導体記憶装置は、メモリセルアレイ２と、選択部３，４と、書込み部５、６とを具備する。 - 特許庁

The semiconductor memory device has a memory cell array in which a plurality of SRAM cells MCs are arranged in matrix.例文帳に追加

半導体記憶装置は、複数のＳＲＡＭセルＭＣがマトリクス状に配置されたメモリセルアレイを有する。 - 特許庁