「memory chip」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

In this memory card 30, a memory chip module 40 is packaged inside a memory card main body 50.例文帳に追加

メモリカード３０はメモリチップモジュール４０がメモリカード本体５０の内部にパッケージングされている構成である。 - 特許庁

WAFER HAVING INTEGRATED CIRCUIT STRUCTURE, INTEGRATED CIRCUIT MEMORY CHIP, MEMORY ELEMENT AND METHOD FOR MANUFACTURING INTEGRATED CIRCUIT MEMORY例文帳に追加

集積回路構造をもつウェハ、集積回路メモリチップ、メモリ素子および集積回路メモリ製造方法 - 特許庁

A flash memory chip 1M and a controller chip 1C are sealed in a resin package 2 of the multi-chip package (MCP1).例文帳に追加

マルチチップパッケージ（ＭＣＰ１）の樹脂パッケージ２には、フラッシュメモリチップ１Ｍとコントローラチップ１Ｃとが封止されている。 - 特許庁

To provide a low power multi-chip semiconductor memory device and a chip enable method thereof.例文帳に追加

低電力マルチチップ半導体メモリ装置及びそれのチップイネーブル方法を提供する。 - 特許庁

CHIP SELECTION SWITCHING CIRCUIT AND MEMORY STRUCTURE AUTOMATIC IDENTIFYING METHOD例文帳に追加

チップセレクト切り替え回路及びメモリ構成自動識別方法 - 特許庁

To reduce the frequency of access to a memory in an on-chip bus.例文帳に追加

オンチップバスにおけるメモリへのアクセス回数を少なくする。 - 特許庁

The controller is coupled to the flash memory chip and the connector.例文帳に追加

制御器がフラッシュメモリーチップおよびコネクターに連結される。 - 特許庁

In a final test of a multi-layer memory IC1, a test of a SRAM chip 2 and a test of a flash memory chip 3 are performed in parallel.例文帳に追加

多層メモリＩＣ１のファイナルテストにおいて、ＳＲＡＭチップ２のテストとフラッシュメモリチップ３のテストを並列に行なう。 - 特許庁

To obtain a multiport memory in which a chip size can be reduced.例文帳に追加

チップサイズの縮小化が可能なマルチポートメモリを得ること。 - 特許庁

NON-VOLATILE MEMORY ELEMENT, MANUFACTURING METHOD THEREOF AND SEMICONDUCTOR CHIP例文帳に追加

不揮発性メモリ素子、その製造方法及び半導体チップ - 特許庁

ID CHIP USING MEMORY CELL ARRAY AND GENERATION METHOD OF THE SAME例文帳に追加

メモリセルアレイを用いたＩＤチップおよびその生成方法 - 特許庁

MEMORY DEVICE CAPABLE OF CHANGING CONTROL BY CHIP SELECT SIGNAL例文帳に追加

チップセレクト信号による制御を変更可能なメモリ装置 - 特許庁

SEMICONDUCTOR MEMORY DEVICE AND GENERATING METHOD FOR CHIP SELECTION SIGNAL例文帳に追加

半導体メモリ装置及びチップ選択信号発生方法 - 特許庁

An electrode pad line of the second memory chip 103b is arranged in parallel with the electrode pad line of the first memory chip 103a.例文帳に追加

第二メモリチップ１０３ｂの電極パッド列は、第一メモリチップ１０３ａの電極パッド列に平行に配置される。 - 特許庁

Each memory chip 50 has a plurality of wiring electrodes 15.例文帳に追加

メモリチップ５０は複数の配線電極５０を有している。 - 特許庁

A memory-macro 11 is arranged in a semiconductor chip 10.例文帳に追加

半導体チップ１０にはメモリマクロ１１が配置されている。 - 特許庁

There is provided the flash memory storage system including a flash memory chip, a connector, and a controller.例文帳に追加

フラッシュメモリーチップとコネクターと制御器とを含むフラッシュメモリー記憶システムが提供される。 - 特許庁

The memory chip module 40 has a size smaller than the least size of the memory card.例文帳に追加

メモリチップモジュール４０は、最も小さいサイズのメモリカードのサイズよりも小さいサイズである。 - 特許庁

To make a chip size small by reducing the layout area of a memory cell array of a semiconductor memory.例文帳に追加

半導体メモリのメモリセルアレイのレイアウト面積を小さくし、チップサイズを小さくする。 - 特許庁

To reduce an area of a memory cell array section and a chip area including a memory cell array section.例文帳に追加

メモリセルアレイ部の面積を低減でき、メモリセルアレイ部を含むチップ面積を低減できる。 - 特許庁

A CPU 3 sets a chip select setting output 12 so as to make a flash memory chip select output 11 to be an output of a shared memory chip select switching circuit 14 and so as to make a shared memory chip select output 10 to be an output of a flash memory chip select switching circuit 15 in transferring the firmware.例文帳に追加

ファームウェアの転送時、ＣＰＵ３はフラッシュメモリチップセレクト出力１１が共有メモリチップセレクト切替回路１４の出力、共有メモリチップセレクト出力１０がフラッシュメモリチップセレクト切替回路１５の出力となるようにチップセレクト設定出力１２を設定する。 - 特許庁

SEMICONDUCTOR MEMORY CHIP BEING MULTI-CHIP AND SUPPORTING MULTI-SECTOR ERASING OPERATION MODE, MULTI-CHIP PACKAGE, AND MULTI-SECTOR ERASING METHOD例文帳に追加

マルチチップでマルチセクタ消去動作モードを支援する半導体メモリチップ及びマルチチップパッケージ、及びマルチセクタ消去方法 - 特許庁

MULTI-PORT VOLATILE MEMORY DEVICE, LOW-SPEED MEMORY LINK TYPE HIGH-SPEED MEMORY DEVICE, DATA PROCESSING APPARATUS AND MULTI-CHIP SEMICONDUCTOR DEVICE例文帳に追加

マルチポート揮発性メモリ装置、低速メモリリンク型高速メモリ装置、データ処理装置及びマルチチップ半導体装置 - 特許庁

Chip IDs which are different for each semiconductor memory chip mounted on a semiconductor memory module, these chip IDs are stored in chip ID storing parts F_1 to F_n constituted of fuse elements or the like for each chip.例文帳に追加

半導体メモリモジュールに搭載された各半導体メモリチップ毎に異なるチップＩＤを設定し、このチップＩＤを、ヒューズ素子等により構成されたチップＩＤ格納部Ｆ_1〜Ｆ_nにより各チップ毎に格納する。 - 特許庁

The first-type semiconductor chip includes many memory cells.例文帳に追加

第１の種類の半導体チップは、複数のメモリセルを含んでいる。 - 特許庁

To obtain a memory element with a small chip size.例文帳に追加

チップサイズの小さなメモリ素子を提供することを目的とする。 - 特許庁

To independently test a memory chip directly from the outside.例文帳に追加

外部から直接メモリチップの単独テストが行えるようにする。 - 特許庁

To provide a semiconductor memory device in which chip size can be reduced.例文帳に追加

チップサイズを縮小できる半導体メモリ装置を提供する。 - 特許庁

The semiconductor memory module 100 includes an interface chip 110.例文帳に追加

半導体メモリモジュール１００は、インターフェースチップ１１０を有する。 - 特許庁

A data layer memory chip specifies the number of activation mats via the register.例文帳に追加

データ層メモリチップは、活性化マット数をレジスタにより指定する。 - 特許庁

Using the first antenna, information communication with the memory chip is carried out.例文帳に追加

第一のアンテナによってメモリチップと情報通信を行う。 - 特許庁

A memory chip includes a plurality of pins Q and D0 to D3.例文帳に追加

本発明のメモリチップは、複数のピンＱ、Ｄ０〜Ｄ３を含む。 - 特許庁

CHIP ENABLE CONTROL CIRCUIT, MEMORY CONTROL CIRCUIT, AND DATA PROCESSING SYSTEM例文帳に追加

チップイネーブル制御回路、メモリ制御回路、及びデータ処理システム - 特許庁

A chip select signal CS1 is assigned to a first nonvolatile memory and the chip select signal CS1 is also assigned to a second nonvolatile memory.例文帳に追加

揮発性メモリ１にチップセレクト信号ＣＳ１を割り当て、もう１つの揮発性メモリ２にチップセレクト信号ＣＳ１を割り当てる。 - 特許庁

A chip 12 provided with the nonvolatile memory and a chip 13 for making the chip 12 normally operate are provided, and a control signal for controlling the nonvolatile memory to be mounted on the chip 12 is inputted to the chip 12 through the chip 13.例文帳に追加

不揮発性メモリを備えるチップ１２と、チップ１２を正常に動作させるためのチップ１３とを備えており、上記チップ１２に搭載される不揮発性メモリを制御するための制御信号は、チップ１３を介してチップ１２に入力される。 - 特許庁

The second controller chip 4 is bonded to the upper surface of the flash memory chip 2 using an insulating paste.例文帳に追加

その後、絶縁ペーストを用いてフラッシュメモリチップ２の上面に第２コントローラチップ４を接着する。 - 特許庁

A ROM 9 includes a chip memory 10 and also an ID tag chip 11.例文帳に追加

ＲＯＭ９にはメモリチップ１０が内蔵されていると共にＩＤタグチップ１１が内蔵されている。 - 特許庁

LAMINATE STRUCTURE OF SEMICONDUCTOR CHIP, MEMORY CARD, AND PROCESS FOR MANUFACTURING LAMINATE STRUCTURE OF THE SEMICONDUCTOR CHIP例文帳に追加

半導体チップの積層構造、メモリーカード、及び半導体チップの積層構造の製造方法 - 特許庁

The semiconductor memory device includes: a plurality of memory chips; and a memory control chip for specifying a memory chip address in response to an access request from the outside and controlling access to the specified address.例文帳に追加

半導体メモリ装置は、複数のメモリチップと、外部からのアクセス要求に応じてメモリチップのアドレスを指定して、指定アドレスに対するアクセスを制御するメモリコントロールチップと、を含む。 - 特許庁

To provide a semiconductor memory device in which a dummy memory cell is arranged on the out side of a memory cell array without increasing a chip size.例文帳に追加

チップサイズを増大させることなく、メモリセルアレイの外部にダミーメモリセルを配置した半導体記憶装置を提供する。 - 特許庁

The composite memory chip includes a first memory device, a second memory device, and a data transmission bus shared by these.例文帳に追加

本発明の複合メモリチップは、第１メモリデバイス、第２メモリデバイス、およびこれらによって共有されるデータ伝送バスを含む。 - 特許庁

To provide a multichip module in which the function of a memory chip can be altered at the time of mounting the memory chip having external connection terminals formed by wafer process on a wiring board or after the memory chip is mounted thereon.例文帳に追加

ウエハプロセスで外部接続端子を形成したメモリチップを配線基板に実装する際、または実装した後に、前記メモリチップの機能を変更することができるマルチチップモジュールを提供する。 - 特許庁

And two dummy memory cells are arranged at a physical position in the on-chip-memory in which timing of reading data is later than a memory cell in which timing of reading data is the latest out of memory cells included in the on-chip-memory.例文帳に追加

そして、２つのダミーメモリセルは、オンチップメモリに含まれるメモリセルのうちで、データをリードするタイミングが最も遅いメモリセルよりも、さらにデータをリードするタイミングが遅くなるオンチップメモリ内の物理位置に配置されている。 - 特許庁

A memory system includes a first memory chip CP0 having a first temporary memory T and a first block BK-A, and a second memory chip CP1 having a second temporary memory T and a second block BK-A.例文帳に追加

本発明のメモリシステムは、第１テンポラリメモリＴと第１ブロックＢＫ−Ａとを有する第１メモリチップＣＰ０と、第２テンポラリメモリＴと第２ブロックＢＫ−Ａとを有する第２メモリチップＣＰ１とを備える。 - 特許庁

The memory module is configured so that a memory chip comprising a stacked memory mounted on one face of module substrate and a memory chip comprising a stacked memory mounted on a face of the other side of the module substrate are set actively alternately and simultaneously.例文帳に追加

また、モジュール基板の一方の面に搭載された積層メモリが有するメモリチップと、モジュール基板の他方の面に搭載された積層メモリが有するメモリチップとが交互に同時にアクティブに設定される構成とする。 - 特許庁