「memory chip」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To suppress a manufacturing cost of a whole chip by reducing a cost of a memory area occupying a large area in a chip.例文帳に追加

チップの内で大きな面積を占めるメモリ領域の低コスト化を図ることにより、チップ全体の製造コストを抑えることを課題とする。 - 特許庁

In discriminating the chip, a hamming distance of the data of the memory cell array is measured, and the chip is discriminated to be identical if the hamming distance is within a prescribed threshold.例文帳に追加

チップの判別は、メモリセルアレイのデータのハミング距離を測定し、ハミング距離が所定閾値以内の場合に同一チップと判別する。 - 特許庁

To provide a semiconductor memory module in which a semiconductor chip can be tested after the semiconductor chip is mounted on a module substrate.例文帳に追加

半導体チップがモジュール基板に搭載された後に、半導体チップのテストを実施することが可能な半導体メモリモジュールを提供する。 - 特許庁

To improve the degree of freedom in wirings for connecting memory chips and a control chip in a semiconductor device having a package structure in which the memory chips and the control chip are stacked on a wiring board.例文帳に追加

配線基板上にメモリチップとコントローラチップとを積層したパッケージ構造を備えた半導体装置において、メモリチップとコントローラチップを接続する配線の自由度を向上させる。 - 特許庁

The semiconductor integrated circuit device comprises a semiconductor chip (17); a memory array (3) disposed on the semiconductor chip (17); and first, second decoder trains (5-1, 5-2) disposed along both ends of the memory cell array (3).例文帳に追加

半導体チップ（１７）と、半導体チップ（１７）に配置されたメモリセルアレイ（３）と、メモリセルアレイ（３）の両端に沿って配置された第１、第２デコーダ列（５-１、５-２）とを具備する。 - 特許庁

The memory chip 103B is equipped with a memory circuit which is a test object, and the logic chip 103A is equipped with an internal logic circuit 20 and a test processing circuit 21 electrically connected thereto.例文帳に追加

メモリチップ１０３Ｂは試験対象となるメモリ回路を備え、ロジックチップ１０３Ａは、内部ロジック回路２０と、これに電気的に接続されたテスト処理回路２１とを備える。 - 特許庁

In one chip LSI with a logic region and a memory region, a passivation film of a chip surface has a two-layer structure (64, 65) in the memory region and a one-layer structure (65) in the logic region.例文帳に追加

ロジック領域及びメモリ領域を有する１チップＬＳＩにおいて、チップ表面のパッシベーション膜が、メモリ領域で２層構造（６４、６５）、ロジック領域で１層構造（６５）である。 - 特許庁

A full-size semiconductor memory card 1A is provided with a cap 16 forming its configuration and a base substrate 4 on which a flash memory semiconductor chip and a controller semiconductor chip are mounted.例文帳に追加

フルサイズの半導体メモリカード１Ａは、その外形を形成するキャップ１６と、フラッシュメモリ用の半導体チップとコントローラ用の半導体チップとが実装されたベース基板４とを有している。 - 特許庁

The semiconductor memory device can therefore adjust the input/output bit structure by responding to the chip selection signal and selecting the unit memory chip formed on the same semiconductor substrate, and is easy for manufacturing a multi-chip package.例文帳に追加

したがって、半導体メモリ装置は同一の半導体基板上に形成される単位メモリチップをチップ選択信号に応答して選択することで入出力ビット構造を調節することができ、マルチチップパッケージの製造が容易である。 - 特許庁

The plurality of semiconductor memory chips are stacked on a first main face of a wiring substrate, also an interposer chip is stacked on the plurality of semiconductor memory chips, and further a semiconductor controller chip is stacked on the interposer chip.例文帳に追加

配線基板の第１の主面上に、複数の半導体メモリチップを積層するとともに、前記複数の半導体メモリチップ上にインターポーザチップを積層し、さらに前記インターポーザチップ上に半導体コントローラチップを積層する。 - 特許庁

To use two memory chips having large capacity equally as a single memory chip with one time address input even when a plurality of memory cells to be accessed continuously exist over two memory chips.例文帳に追加

連続アクセス対象となる複数のメモリセルが、二つのメモリチップにまたがって存在する場合にも、１回のアドレス入力で、大容量の二つのメモリチップを単品のメモリチップと同等に使用する。 - 特許庁

To reduce a chip area in a semiconductor memory device constituted so that a main memory can be switched to a preliminary memory when an address corresponding to a defective cell included in the main memory is selected.例文帳に追加

主メモリの中に含まれている不良セルに対応するアドレスが選択されたときには予備メモリに振り替えるように構成した半導体メモリ装置において、チップ面積を少なくすること。 - 特許庁

When the memory device has a larger memory area than that which the memory control unit can control by a single chip select signal, the memory device can be connected directly to the memory control unit by switching to the first control mode.例文帳に追加

メモリ装置が、メモリ制御ユニットの単一のチップセレクト信号により制御可能なメモリ領域よりも大きな領域を有する場合は、第１の制御モードにすることで、メモリ制御ユニットにメモリ装置を直接接続することができる。 - 特許庁

The PC is provided which incorporates a mother board 4 equipped with a memory socket 14 packaged so as to arrange, above an on- board memory 12, an edge terminal part for mounting a memory substrate 16 of a memory module 13 having a memory chip 15.例文帳に追加

メモリチップ１５を持つメモリモジュール１３のメモリ基板１６を装着するためのエッジ端子部が、オンボードメモリ１２の上方に配置にされるように実装されたメモリソケット１４を備えたマザーボード４を内蔵するパソコン１を提供する。 - 特許庁

To operate either of memory chips which is interchangeable between a semiconductor device including two memory chips having the same specifications and a semiconductor device including one memory chip having the said specifications.例文帳に追加

同一仕様のメモリチップを２個含む半導体装置を、同一仕様のチップを１個含むものと互換性を持たせつつ、何れか一方のチップを動作させること。 - 特許庁

This intelligent type multifunctional compound memory is provided with a volatile memory, a non-volatile memory, and a data conversion circuit and packaged in a single chip or multi-chips.例文帳に追加

本発明に係わるう知能型多機能複合式メモリは、揮発性メモリと、非揮発性メモリとデータ変換回路とを備え、シングル・チップまたはマルチ・チップにパッケージされる。 - 特許庁

The memory unit 11 is disposed on the transmission lines symmetrically with the memory modules 21, 22, and includes chip inductors 23-25 to form low pass filters together with the memory modules 21, 22.例文帳に追加

メモリ装置１１は、メモリモジュール２１，２２に関して対称的に伝送線路上に配置され、メモリモジュール２１，２２とともにローパスフィルタをなすチップインダクタ２３〜２５を備える。 - 特許庁

METHOD FOR REDUCING NUMBER OF PINS USED FOR SLOT DISCRIMINATING SIGNAL INPUT IN MEMORY MODULE, AND MEMORY MODULE PROVIDED WITH CHIP WITH INFORMATION RELATED TO MEMORY MODULE RECORDED THEREIN例文帳に追加

メモリモジュールにおいて、スロット判別用の信号入力に用いるピンの本数を削減する方法、および、メモリモジュールに関する情報を記録したチップを備えるメモリモジュール - 特許庁

The memory controller receives a memory output signal outputted by the memory chip through the common bus and converts the received signal to a controller input signal which can be received by the controller.例文帳に追加

メモリコントローラは、メモリチップが出力するメモリ出力信号を共通バスを介して受け、受けた信号をコントローラが受信可能なコントローラ入力信号に変換する。 - 特許庁

Arranging a conductive pad 10p for testing to determine the right or wrong of the conductive state of a microcomputer chip 2 and a memory chip 4 at the outside of a conductive pad 9p for external input/output shortens a path of a wiring for connecting the microcomputer chip 2 and the memory chip 4 to the conductive pad 10p for testing.例文帳に追加

マイコンチップ２とメモリチップ４の導通状態の良否を判定するためのテスト用導電パッド１０ｐを外部入出力用導電パッド９ｐの外側に配置し、マイコンチップ２およびメモリチップ４をテスト用導電パッド１０ｐに接続する配線の経路を短縮する。 - 特許庁

The semiconductor device includes a CPU chip 4 having a transmitting and receiving optical element 3a, a memory chip 5 having a transmitting and receiving optical element 3b, and the transposer 1 which has a waveguide 2 for transmitting light between the transmitting and receiving optical elements 3a and 3b and is joined to the CPU chip 4 and memory chip 5.例文帳に追加

半導体装置は、送受光素子３ａを有するＣＰＵチップ４と、送受光素子３ｂを有するメモリチップ５と、送受光素子３ａ，３ｂの間で光を伝送するための導波路２を有し、ＣＰＵチップ４およびメモリチップ５と接合されたトランスポーザ１とを備える。 - 特許庁

The selection signal S2 is entered into the corresponding memory terminal of the memory chip CC2 via the switching circuit 27, whereby the memory chip CC2 is activated to enable the entering/outputting of control signals 21 to 25.例文帳に追加

選択信号Ｓ２が切替回路２７を介してメモリチップＣＣ２における対応した所定のメモリ端子に入力されることで、メモリチップＣＣ２が活性化され制御用信号２１乃至２５を入出力可能な状態にされる。 - 特許庁

To provide a nonvolatile ferroelectric memory device and a method for driving it in which chip size is reduced and cost competition force of a chip is improved by achieving a role of a plurality of conventional memory cells by one memory cell.例文帳に追加

一つのメモリセルが従来の複数個のメモリセルの役割を果たすようにすることで、チップサイズを減らすと共に、チップのコスト競争力を高められるようにした不揮発性強誘電体メモリ装置及びその駆動方法を提供する。 - 特許庁

To provide a semiconductor device as a function chip, built in a memory which is constructed at a low cost and can flexibly respond to a change in memory capacity by using a general-purpose memory chip, without enlarging a required area.例文帳に追加

汎用のメモリチップを用いて必要面積を大きくすることなく、安価に構成すると共に、メモリ容量の変更に柔軟に対応することができる、メモリ内蔵のファンクションチップとしての半導体装置を提供する。 - 特許庁

The noncontact IC memory 36 consists of an IC memory chip 37 for storing information, and an antenna section 38 for transmitting/receiving an electromagnetic wave wherein information can be written in and read out from the IC memory chip 37 by accessing it by radio.例文帳に追加

この非接触型ＩＣメモリ３６は、情報を記憶するＩＣメモリチップ３７と、電磁波を送受信するアンテナ部３８とからなり、無線によりＩＣメモリチップ３７にアクセスして情報の書き込みと読み取りとを行うことができる。 - 特許庁

The semiconductor memory package includes a substrate, a memory chip mounted on one side of the substrate, and a decoupling capacitor formed in the adjacent region of the memory chip mounted on one side of the substrate.例文帳に追加

本発明による半導体メモリパッケージは、基板と、上記基板の一面に実装されるメモリチップと、上記基板の一面に実装された上記メモリチップの隣接領域に形成されるデカップリングキャパシタと、を含むことを特徴とする。 - 特許庁

When an IC chip 103 of a different kind from the IC chip 102 is present nearby the reader 102, the reader 102 radios the data stored in the memory to the IC chip 104.例文帳に追加

ＩＣチップ１００と異なる種類のＩＣチップ１０４がリーダ１０２の近傍に位置する場合、リーダ１０２はメモリに記憶されたデータをＩＣチップ１０４に対して無線送信する。 - 特許庁

This invention makes it possible to define even any non-defective chip as an unused chip so that even when any defective chip is found out, a memory capacity can be set to the power of 2.例文帳に追加

本発明によれば、良品チップであっても不使用チップとすることが可能であることから、不良チップが発見された場合においてもメモリ容量を２のべき乗とすることができる。 - 特許庁

The semiconductor device is provided with a package substrate 11, each semiconductor chip 12, the memory controller 13 for controlling each semiconductor chip 12, and a power-supply chip 14 having a semiconductor capacitor.例文帳に追加

半導体装置は、パッケージ基板１１と、半導体チップ１２と、その半導体チップ１２を制御するメモリコントローラ１３と、半導体キャパシタを有する電源チップ１４とを備える。 - 特許庁

To provide a chip provided with an on-system programmable nonvolatile memory and off-system programmable nonvolatile memory, and its forming method and programming method.例文帳に追加

オンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ及びその形成方法とプログラム方法の提供。 - 特許庁

To secure the interchangeability of a semiconductor memory composed of a plurality of core chips and an interface chip with a conventional semiconductor memory.例文帳に追加

複数のコアチップとインターフェースチップからなる半導体記憶装置において、従来の半導体記憶装置との互換性を確保する。 - 特許庁

To provide a synchronous semiconductor memory device in which the time margin for writing input data input from the outside of a chip in a memory cell is increased.例文帳に追加

チップの外部から入力される入力データをメモリセルに書込みできる時間的余裕を増やした同期式半導体メモリ装置。 - 特許庁

A volatile memory element 312 and a nonvolatile memory element 313 each consisting of a field effect transistor are formed on one semiconductor chip.例文帳に追加

１つの半導体チップ上に電界効果トランジスタからなる揮発性メモリ素子３１２と不揮発性メモリ素子３１３を形成する。 - 特許庁

To provide a composite memory chip which shortens the time required for data transfer between built-in memory devices and the data transfer method thereof.例文帳に追加

内蔵されるメモリデバイス間のデータ移動にかかる所要時間を短縮させる複合メモリチップおよびそのデータ移動方法の提供。 - 特許庁

To select ranks without separate chip selection signal pins in a memory module and a memory system including a plurality of ranks.例文帳に追加

複数のランクが備えられたメモリモジュール及びメモリシステムにおいて、別途のチップ選択信号ピンを備えることなく各ランクを選択する。 - 特許庁

To provide a nonvolatile semiconductor memory device which raises operation speed of a memory cell block, while suppressing increase of a chip area.例文帳に追加

チップ面積の増大を抑制すると共に、メモリセルブロックの動作速度を向上させる不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device composed of multiple core chips and an interface chip, which can ensure compatibility with a conventional semiconductor memory device.例文帳に追加

複数のコアチップとインターフェースチップからなる半導体記憶装置において、従来の半導体記憶装置との互換性を確保する。 - 特許庁

ODT CIRCUIT AND ODT METHOD FOR MINIMIZING ON-CHIP DC CURRENT CONSUMPTION, AND MEMORY SYSTEM ADOPTING MEMORY DEVICE PROVIDED THEREWITH例文帳に追加

オンチップＤＣ電流消耗を最小化できるＯＤＴ回路とＯＤＴ方法及びそれを具備するメモリ装置を採用するメモリシステム - 特許庁

To provide a semiconductor memory device having a plurality of semiconductor memory chips and capable of improving reliability by dealing with a failure of a semiconductor memory chip while dealing with variation in the capacity of a usable memory area in each semiconductor memory chip, and avoiding an increase in the number of writes to the semiconductor memory chips.例文帳に追加

複数の半導体記憶チップを備える半導体記憶装置において、各半導体記憶チップにおける使用可能な記憶領域の容量のばらつきに対応しながら、半導体記憶チップへの書き込み回数が増大するのを抑制しつつ、半導体記憶チップの故障に対応して信頼性を向上可能な半導体記憶装置を提供する。 - 特許庁

Data-system bonding pads of the data processor chip are connected to data-system bonding pads of the memory chips individually.例文帳に追加

データプロセッサチップのデータ系ボンディングパッドは個別にメモリチップのデータ系ボンディングパッドに接続される。 - 特許庁

To improve the soft error resistance of an SRAM memory cell without increasing a chip size.例文帳に追加

チップサイズを増大させることなくＳＲＡＭのメモリセルのソフトエラーに対する耐性を向上する。 - 特許庁

To provide bias structure of a flash memory in which power consumption and chip size can be reduced.例文帳に追加

消費電力とチップサイズを減らすことができるフラッシュメモリのバイアス構造を提供すること。 - 特許庁

To initialize a static memory cell at a high speed without increasing the size of a chip and a peak current.例文帳に追加

チップサイズおよびピーク電流を増加することなくスタティックメモリセルを高速に初期化する。 - 特許庁

To provide a data storage cartridge capable of properly holding a memory chip effectively and at low cost.例文帳に追加

効果的に且つ低コストで、メモリチップを適所に維持するデータ格納カートリッジを提供する。 - 特許庁

These mechanisms are accomplished within the limited resource and budget of the integrated-circuit memory chip.例文帳に追加

これらの機構は、集積回路メモリチップの限られたリソースおよびバジェットの中で達成される。 - 特許庁