「memory chip」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A basic memory and an option memory are provided as a region of the IC chip mounted on the transaction card.例文帳に追加

取引カードに搭載されたＩＣチップの領域として、基本メモリとオプションメモリを備える。 - 特許庁

The layout data of the chip of a semiconductor memory cell are divided into a peripheral circuit and a memory cell matrix.例文帳に追加

半導体記憶素子のチップのレイアウトデータを周辺回路とメモリセルマトリックスに分割する。 - 特許庁

To provide a semiconductor memory card on which a nonvolatile memory chip with a large capacity can be mounted.例文帳に追加

大容量の不揮発性メモリチップを搭載することが可能な半導体メモリカードを提供する。 - 特許庁

COMPOSITE MEMORY CHIP CAPABLE OF DIRECT DATA TRANSFER BETWEEN INTERNAL MEMORY DEVICES AND DATA TRANSFER METHOD例文帳に追加

内部メモリデバイス間の直接的データ移動が可能な複合メモリチップおよびデータ移動方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR MEMORY CHIP AND SEMICONDUCTOR MEMORY DEVICE, AND DATA READ METHOD例文帳に追加

半導体集積回路、半導体メモリチップ及び半導体メモリ装置、並びにデータ読出し方法 - 特許庁

In this semiconductor device incorporating a logic chip having the prescribed functions and a memory chip storing data in a common package, the logic chip and the memory chip are connected through terminals for memory access such as a control signal terminal, an address terminal, a data terminal, the logic chip has a logic circuit having the prescribed function and a memory chip test circuit performing an operation test of the memory chip.例文帳に追加

本発明は，所定の機能を有するロジックチップとデータを記憶するメモリチップとを共通のパッケージ内に搭載する半導体装置において，ロジックチップとメモリチップとは，制御信号端子，アドレス端子，データ端子などのメモリアクセス用の端子を介して接続され，ロジックチップは，前記所定の機能を有する論理回路と，前記メモリチップの動作試験を行うメモリチップ試験回路とを有することを特徴とする。 - 特許庁

NETWORK MONITORING SYSTEM, PROGRAM, STORAGE MEDIUM, USB MEMORY, CHIP AND ROUTER例文帳に追加

ネットワーク監視システム、プログラム、記録媒体、ＵＳＢメモリ、チップ、及び、ルータ - 特許庁

A memory chip 50 is positioned on the rear part positioning member 31.例文帳に追加

メモリチップ５０は後部位置決め部材３１上に位置決めされる。 - 特許庁

FLIP CHIP INTERFACE CIRCUIT FOR SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR OBTAINING THE SAME例文帳に追加

半導体メモリ装置のフリップチップインターフェース回路及びその方法 - 特許庁

To reduce a chip area in a twin-cell semiconductor memory device.例文帳に追加

ツインセル方式の半導体記憶装置のチップ面積を縮小する。 - 特許庁

RESISTIVE CROSS POINT MEMORY WITH ON-CHIP AMPLIFIER CALIBRATION METHOD例文帳に追加

オンチップセンス増幅器を備える抵抗型クロスポイントメモリの較正方法 - 特許庁

A re-wiring layer 56 is formed on a surface of the memory chip 9.例文帳に追加

メモリチップ９の表面には、再配線層５６が形成される。 - 特許庁

To provide a semiconductor memory device which can reduce a chip size.例文帳に追加

チップサイズを縮小出来る半導体記憶装置を提供すること。 - 特許庁

To reduce chip size of a semiconductor memory having a redundant circuit.例文帳に追加

冗長回路を有する半導体メモリのチップサイズを小さくする。 - 特許庁

This apparatus is a dynamic type semiconductor memory apparatus including a semiconductor chip.例文帳に追加

半導体チップを含むダイナミック型半導体記憶装置である。 - 特許庁

NONVOLATILE MEMORY MODULE, SEMICONDUCTOR INTEGRATED CIRCUIT CHIP, AND ELECTRONIC CIRCUIT UNIT例文帳に追加

不揮発性メモリ・モジュール、半導体集積回路チップ、電子回路ユニット - 特許庁

To obtain a semiconductor memory managed with a small area chip.例文帳に追加

チップ面積が小さくて済む半導体記憶装置を提供する。 - 特許庁

A comparison circuit section 3 detects that a chip identification number coincides with a chip selection signal, and is provided on each semiconductor memory chip 1 for composing the semiconductor memory, thus the semiconductor memory chip is selected by the combination of each bit of the chip selection signal, and all signals other than the chip identification number is connected in a shared manner among semiconductor memory chips.例文帳に追加

半導体メモリ装置を構成する各半導体メモリチップ１上にチップ識別番号とチップ選択信号の一致を検出する比較回路部３を設けることにより、チップ選択信号の各ビットの組み合わせで半導体メモリチップを選択するようにし、チップ識別番号を除く全ての信号を各半導体メモリチップ間で共有接続可能とする。 - 特許庁

A method comprises a lamination step of laminating an interface chip 12b smaller than one face of a memory chip 12a in area on the one face of the memory chip 12a and a filling step of supplying a first encapsulation resin material 16 to a periphery of the memory chip 12a to fill the first encapsulation resin material 16 between the memory chip 12a and the interface chip 12b.例文帳に追加

メモリチップ１２ａの一面上に、メモリチップ１２ａの一面よりも面積が小さいインターフェースチップ１２ｂを積層する積層工程と、メモリチップ１２ａの外周部に第１の封止樹脂材１６を供給し、メモリチップ１２ａとインターフェースチップ１２ｂとの間に第１の封止樹脂材１６を充填する充填工程と、を有する。 - 特許庁

INFORMATION STORAGE MEDIUM, IC CHIP EQUIPPED WITH MEMORY AREA, INFORMATION PROCESSOR HAVING IC CHIP EQUIPPED WITH MEMORY AREA, AND MEMORY MANAGING METHOD FOR INFORMATION STORAGE MEDIUM例文帳に追加

情報記憶媒体、メモリ領域を備えたＩＣチップ、メモリ領域を備えたＩＣチップを有する情報処理装置、並びに、情報記憶媒体のメモリ管理方法 - 特許庁

EVALUATION ELEMENT FOR NON-VOLATILE MEMORY CELL, SEMICONDUCTOR CHIP CONTAINING THE SAME, WAFER, AND METHOD FOR MANUFACTURING THE CELL AND CHIP例文帳に追加

不揮発性メモリセル用の評価素子及びこれを含む半導体チップ、ウェハ、及び、これらの製造方法 - 特許庁

For example, a test of the flash memory chip 3 is performed during a data holding period of a hold-test of the SRAM chip 2.例文帳に追加

たとえばＳＲＡＭチップ２のホールドテストのデータ保持期間内にフラッシュメモリチップ３のテストを行なう。 - 特許庁

When detecting that a residual number of the unused spare memory blocks as the alternative destination reaches a first prescribed value in the main memory chip, formatting processing of a memory block inside the sub memory chip is started.例文帳に追加

そして、メインメモリチップで、代替先として未使用の予備メモリブロックの残り数が第１の所定値に達したことを検出したときに、サブメモリチップ内のメモリブロックのフォーマット処理を開始する。 - 特許庁

When a second command is outputted by the CPU when the first command is being processed by the memory controller chip, the logic circuit responds to the memory controller chip by making the second memory hold the second command in the second memory.例文帳に追加

メモリコントローラチップが第１のコマンドを処理している時にCPUが第２のコマンドを出した場合には、論理回路はメモリコントローラチップにその第２のコマンドを第２メモリに保持させることによって応答する。 - 特許庁

To reduce package size furthermore in an MCP semiconductor memory device where a stacked memory chip consisting of a plurality of stacked memory chips and a memory control chip are juxtaposed on a substrate.例文帳に追加

積層された複数のメモリチップからなる積層メモリチップとメモリコントロールチップとを基板上に並置した構成のＭＣＰ型半導体メモリ装置において、パッケージサイズの更なる小面積化を実現する。 - 特許庁

Moreover, the controller chip 120 simultaneously accesses the flash memory chip 130 and the IC chard chip 150 in response to a request from a host.例文帳に追加

さらに、コントローラチップ１２０は、フラッシュメモリチップ１３０とＩＣカードチップ１５０の両方にホストからの要求に応じて同時にアクセスする。 - 特許庁

PRIORITY-BASED FLASH MEMORY CONTROL APPARATUS FOR XIP IN SERIAL FLASH MEMORY, MEMORY MANAGEMENT METHOD USING THE SAME, AND FLASH MEMORY CHIP BASED ON THE SAME例文帳に追加

シリアルフラッシュメモリにおけるＸＩＰのための優先順位に基づくフラッシュメモリ制御装置及びこれを用いたメモリ管理方法、これによるフラッシュメモリチップ - 特許庁

To provide a semiconductor memory chip being multi-chip and supporting a multi-sector erasing operation mode of a multi-chip, and to provide a multi-chip package and a multi-sector erasing method.例文帳に追加

マルチチップのマルチセクタ消去動作モードを支援する半導体メモリチップと、その半導体メモリチップで構成されたマルチチップパッケージ、及びマルチセクタ消去方法を提供する。 - 特許庁

Moreover, the memory module is configured so that a memory chip comprising a stacked memory mounted on one face of module substrate and a memory chip comprising a stacked memory mounted on a face of the other side of the module substrate are set active by turns and simultaneously.例文帳に追加

また、モジュール基板の一方の面に搭載された積層メモリが有するメモリチップと、モジュール基板の他方の面に搭載された積層メモリが有するメモリチップとが交互に同時にアクティブに設定される構成とする。 - 特許庁

The memory controller converts a controller output signal outputted by the controller to a memory input signal which can be received by the memory chips corresponding to the operation specification of a memory chip to be operated, and outputs it to the memory chip through a common bus.例文帳に追加

メモリコントローラは、コントローラが出力するコントローラ出力信号を、動作させるメモリチップの動作仕様に応じて、メモリチップが受信可能なメモリ入力信号に変換し、共通バスを介してメモリチップに出力する。 - 特許庁

MEMORY CONTROLLER, CHIP AND METHOD FOR PERFORMING DATA TRANSFER TO DISPLAY例文帳に追加

ディスプレイにデータ転送をおこなうためのメモリコントローラ、チップおよび方法 - 特許庁

MEMORY CHIP, COC DEVICE USING THE SAME, AND THEIR MANUFACTURING METHOD例文帳に追加

メモリチップ及びこれを用いたＣＯＣデバイス、並びに、これらの製造方法 - 特許庁

A toner bottle 30 is provided with an ID chip 31 having a memory.例文帳に追加

トナーボトル３０には、メモリを備えたＩＤチップ３１が設けられている。 - 特許庁

METHOD OF WRITING DATA TO NONVOLATILE MEMORY BUILT INTO ONE-CHIP MICROCOMPUTER例文帳に追加

ワンチップマイクロコンピュータ内蔵用の不揮発性メモリへのデータ書込み方法 - 特許庁

This storage device is provided with a flash memory chip 130, an IC card chip 150 capable of executing security processing (encryption or decoding or the like), and a controller chip 120 for controlling the reading/ writing of data for the flash memory chip and the IC card chip.例文帳に追加

本発明は、フラッシュメモリチップ１３０と、セキュリティ処理（暗号化や復号化等）を実行可能なＩＣカードチップ１５０と、ホストからの要求に応じて、フラッシュメモリチップ及びＩＣカードチップへのデータの読み書きを制御するコントローラチップ１２０とを備える。 - 特許庁

This semiconductor storage device 1 is provided with: a memory IC chip 10 having a spare memory cell; a logic IC chip 20 to which the memory IC chip 10 is connected through an electrical bonding section 2; and a switching element section for switching the selecting operation of the spare memory cell from a defective memory cell.例文帳に追加

本発明に係る半導体記憶装置１は、スペアメモリセルを有するメモリＩＣチップ１０と、このメモリＩＣチップ１０が電気的接合部２を介して接続されているロジックＩＣチップ２０と、不良メモリセルからスペアメモリセルの選択動作を切り替える切替用素子部とを備えている。 - 特許庁

CONTROLLER FOR XIP IN SERIAL FLASH MEMORY, ITS METHOD AND FLASH MEMORY CHIP USING THE SAME例文帳に追加

シリアルフラッシュメモリにおける直接実行のための制御装置及びその方法、これを用いたフラッシュメモリチップ - 特許庁

The plurality of memory arrays 10 are arranged on a memory chip, and temperature sensors 20 are prepared around the arrays.例文帳に追加

メモリチップ上に複数のメモリアレイ１０が配置され、その近傍に温度センサー２０が設けられる。 - 特許庁

To realize a semiconductor memory system, and a semiconductor memory chip in which high speed processing of a signal frame can be performed.例文帳に追加

信号フレームの高速処理が可能な半導体メモリシステムおよび半導体メモリチップを実現する。 - 特許庁

The memory bus acceleration system 102 processes a signal between a chip set and the memory bus accelerators.例文帳に追加

メモリバスアクセラレーションシステム装置１０２は、チップセットとメモリバスアクセラレータとの間における信号を処理する。 - 特許庁

To increase the memory capacity, to reduce the chip area, and to reduce the manufacturing cost without increasing the number of memory cells.例文帳に追加

メモリセルの数を増加させることなくメモリ容量を増やし、チップ面積を減少させ、コストを下げる。 - 特許庁

Information recorded in the IC memory chip 37 can be taken out externally using an IC memory reader 43.例文帳に追加

これらの情報は、ＩＣメモリリーダ４３を使用して、本体１１の外部から取り出すことができる。 - 特許庁

Data necessary for the image division processing is stored in a joint weight memory 30, a reader-self flag memory 40, a label flag memory 50, an ignition flag memory 60 and a label number storage memory 70 which are on-chip memories.例文帳に追加

画像分割処理に必要なデータは、オンチップメモリである結合重みメモリ３０・リーダセルフラグメモリ４０・ラベルフラグメモリ５０・発火フラグメモリ６０・ラベル番号保存メモリ７０で保存する。 - 特許庁

To provide a semiconductor device manufacturing method that can apply a uniform load on a logic chip when the logic chip is bonded to a memory chip.例文帳に追加

ロジックチップをメモリチップにボンディングするときに、ロジックチップに均一な荷重をかけることができる半導体装置の製造方法を提供する。 - 特許庁

A system in package (1) which is equipped with a logic chip (2) and a memory chip (3) connected to an external pin through the logic chip is constituted as follows.例文帳に追加

ロジックチップ（２）と、ロジックチップを介して外部ピンに接続されるメモリチップ（３）とを具備するシステム・イン・パッケージ（１）を下記のように構成する。 - 特許庁