「memory chip」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A memory chip 1 is mounted face down in the center of the main surface of a package substrate 2 by a flip chip system.例文帳に追加

パッケージ基板２の主面の中央部には、メモリチップ１がフリップチップ方式によってフェイスダウン実装されている。 - 特許庁

The memory capacity of the ID chip 2 is large and a greater quantity of the commodity information can be stored into the ID chip 2.例文帳に追加

ＩＤチップ２の記憶容量が大きく、より多くの商品情報をＩＤチップ２に記憶させることができる。 - 特許庁

A recessed part 5 is provided in the package 4, and another acceleration sensor chip 1 excluding an integrated circuit chip 2 having the largest size and a memory cell chip 3 are stored in the recessed part 5, and the integrated circuit chip 2 is arranged in piles relative to the acceleration sensor chip 1 and the memory cell chip 3 stored in the recessed part 5.例文帳に追加

パッケージ４に凹所５を設け、寸法が最も大きい集積回路チップ２を除く他の加速度センサチップ１並びに記憶素子チップ３を凹所５内に収納し、集積回路チップ２を凹所５内に収納した加速度センサチップ１並びに記憶素子チップ３に対して積み重ねるように配置している。 - 特許庁

The semiconductor IC device comprises a micon chip 201 with embedded nonvolatile memory, a nonvolatile memory chip 202 and a volatile RAM chip 203 wherein the 3 chips are stacked on each other and electrodes of at least one of the nonvolatile memory chip 202 and the volatile RAM chip 203 are electrically connected to electrodes of the micon chip 201 with embedded nonvolatile memory and sealed into one packaged 214.例文帳に追加

不揮発性メモリ内蔵マイコンチップ２０１と不揮発性メモリチップ２０２と揮発性のＲＡＭチップ２０３とを備え、前記３つのチップが互いに積層され、かつ、前記不揮発性メモリチップ２０２と前記ＲＡＭチップ２０３の少なくともいずれか一方と前記不揮発性メモリ内蔵マイコンチップ２０１の接続用電極どうしが電気的に接続されており、１つのパッケージ２１４に封止している。 - 特許庁

A memory controller 110 is connected to each memory device 130 via a communication route 50 for transmitting a column chip selection signal to the memory device 130, and via a communication route 60 for transmitting a line chip selection signal to the memory device 130.例文帳に追加

メモリコントローラ１１０は、列チップ選択信号をメモリデバイス１３０に送信するための通信経路５０と、行チップ選択信号をメモリデバイス１３０に送信するための通信経路６０とを介して各メモリデバイスに接続される。 - 特許庁

Besides, the logic chip 10 has a SRAM 12 and its memory control circuit 13.例文帳に追加

ロジックチップ１０は、ＳＲＡＭ１２とそのメモリ制御回路１３とを更に有する。 - 特許庁

To provide a semiconductor memory device of a multi-bank structure improving chip efficiency.例文帳に追加

チップ効率が向上するマルチバンク構造の半導体メモリ装置を提供すること。 - 特許庁

The number of mats of the memory chip to be used is larger than that of layers to be stacked.例文帳に追加

使用するメモリチップのマット数は、積層する層数よりも大きいものとする。 - 特許庁

MICRO PROCESSOR INTEGRATED CIRCUIT CHIP AND METHOD FOR BYPASSING DEFECT POSITION OF CACHE MEMORY THEREON例文帳に追加

マイクロプロセッサ集積回路チップおよびその欠陥キャッシュメモリ位置をバイパスする方法 - 特許庁

SINGLE CHIP DATA PROCESSING DEVICE WITH EMBEDDED NONVOLATILE MEMORY AND METHOD OF MANUFACTURING THE SAME例文帳に追加

不揮発性メモリが内蔵された単一チップデータ処理装置及びその製造方法 - 特許庁

To set a memory capacity to the power of 2 even when a defective chip exists.例文帳に追加

不良チップが存在する場合であっても、メモリ容量を２のべき乗とする。 - 特許庁

A memory card 200 includes a cap 201 accommodating a semiconductor chip 203.例文帳に追加

メモリーカード２００は、半導体チップ２０３を収容するキャップ２０１を有している。 - 特許庁

METHOD AND APPARATUS FOR USING CRC FOR DATA INTEGRITY IN ON-CHIP MEMORY例文帳に追加

オンチップメモリにおけるデータ健全性のためのＣＲＣを用いる方法および装置 - 特許庁

An access signal generation circuit formed in a chip and to be mounted on a semiconductor device converts an external signal to a memory access signal in accordance with an interface of a first memory chip.例文帳に追加

半導体装置に実装されるチップ内に形成されるアクセス信号生成回路は、外部信号を、第１メモリチップのインタフェースに合わせたメモリアクセス信号に変換する。 - 特許庁

To supply an optimum internal voltage to a large memory chip in accordance with operation.例文帳に追加

大型メモリチップに対して、動作に応じて最適な内部電圧を供給する。 - 特許庁

A memory chip containing four basic chips F is cut off from the wafer 11 by dicing.例文帳に追加

ダイシングにより、ウェハ１１から、４つの基本チップＦを含むメモリチップを切り出す。 - 特許庁

This device semiconductor memory is provided with a programming resister, an input buffer control circuit, and a chip selection circuit.例文帳に追加

プログラミングレジスタ、入力バッファ制御回路及びチップ選択回路を具備する。 - 特許庁

A memory control circuit 100 having a relief determination circuit (including a fuse circuit) 15 for relieving from a defect in a memory chip (DRAM) 20 sets at a logic chip side 10.例文帳に追加

メモリ（ＤＲＡＭ）チップ２０の欠陥救済のための救済判定回路（ヒューズ回路を含む）１５を有するメモリ制御回路１００を、ロジックチップ１０側に設ける。 - 特許庁

To minimize wiring length between a memory block and a logic module in designing of a semiconductor integrated circuit for overlapping a memory array chip and a logic module chip to each other.例文帳に追加

メモリアレイチップと論理モジュールチップとを重ね合わせる半導体集積回路の設計において、メモリブロックと論理モジュールとの間の配線長を最小化すること。 - 特許庁

NONVOLATILE MEMORY AND METHOD FOR ON-CHIP PSEUDO-RANDOMIZATION OF DATA WITHIN A PAGE AND BETWEEN PAGES例文帳に追加

ページ内・ページ間オンチップデータ擬似ランダム化のための不揮発性メモリおよび方法 - 特許庁

A semiconductor storage device 100 is provided with a chip 10 having a memory cell array.例文帳に追加

メモリセルアレイを有するチップ１０を備える半導体記憶装置１００である。 - 特許庁

The security chip 2 includes a memory area 5, a clock 6 and a data transmitter/receiver 7.例文帳に追加

セキュリティチップ２は、メモリ領域５、時計６、データ送受信部７から構成される。 - 特許庁

Thus, the output of the data from the memory chip of a copying source and the input of the data to the memory chip of the copying destination are simultaneously carried out.例文帳に追加

このようにすることで、コピー元のメモリチップからの前記データの出力とコピー先のメモリチップへの前記データの入力とを同時に行うことが可能となる。 - 特許庁

When a memory module element is not incorporated, a chip resistor of 0 Ω is inserted in the chip resistance socket 6b, and a signal inputted to the memory module is inputted to the load circuit.例文帳に追加

もし、メモリ素子が搭載されない場合は、チップ抵抗ソケット６ｂに０Ωのチップ抵抗を挿入して、メモリモジュールに入力された信号は負荷回路に向かう。 - 特許庁

On a cache memory CM, data read or written from/to a flash memory chip MEM is managed by a first data length.例文帳に追加

キャッシュメモリＣＭ上では、フラッシュメモリ・チップＭＥＭへ読み書きされるデータは、第一のデータ長単位で管理されている。 - 特許庁

To obtain a multi-port memory circuit in which a chip size can be reduced by making the area of a memory cell small.例文帳に追加

メモリセルの面積を小型化し、チップサイズを縮小することが可能なマルチポートメモリ回路を得ることを目的とする。 - 特許庁

FIFO MEMORY READING METHOD IN IN-CIRCUIT EMULATOR AND IN-CIRCUIT EMULATOR FOR FIFO MEMORY BUILT-IN ONE-CHIP MICROCOMPUTER例文帳に追加

インサーキットエミュレータにおけるＦＩＦＯメモリ読出方法およびＦＩＦＯメモリ内蔵ワンチップ・マイクロコンピュータ用インサーキットエミュレータ - 特許庁

A nonvolatile semiconductor memory relating to one embodiment comprises two memory planes P1 and P2 provided within one chip.例文帳に追加

実施形態に係わる不揮発性半導体メモリは、１チップ内に設けられる２つのメモリプレーンＰ１，Ｐ２を有する。 - 特許庁

To reduce chip size of a semiconductor memory in which ferroelectric memory cells and SRAM cells are loaded.例文帳に追加

強誘電体メモリセルとＳＲＡＭセルとを混載する半導体メモリ装置のチップサイズの縮小化を図れるようにする。 - 特許庁

To provide a digital system including flash memory, coupled to a system-on-a-chip within which a flash memory subsystem is embedded.例文帳に追加

フラッシュメモリサブシステムがその中に組み込まれるシステム・オン・チップに結合された、フラッシュメモリを含むデジタルシステムを提供する。 - 特許庁

The column processing is executing in the memory device concurrently with the line processing in the memory device based on the two chip selection signals.例文帳に追加

２つのチップ選択信号により、メモリデバイスにおける行処理と同時にメモリデバイスにおいて列処理を実行する。 - 特許庁

To provide a semiconductor storage device formed of one chip simultaneously accessible to memory cells existed in different memory arrays.例文帳に追加

異なるメモリセルアレイに存在するメモリセルに対して同時にアクセス可能な１チップ構成の半導体記憶装置を得る。 - 特許庁

To provide a memory test circuit and a semiconductor memory device, of which the number of terminals prepared outside a chip can be reduced.例文帳に追加

チップ外に設ける端子数を少なくすることができるメモリテスト回路及び半導体メモリ装置を提供すること。 - 特許庁

To connect a memory device to a memory control unit, wherein the memory device has a memory area whose size exceeds that which the memory control unit can control by a single chip select signal, so that the memory device can flexibly support a plurality of memory control units.例文帳に追加

メモリ制御ユニットが単一のチップセレクト信号で制御可能なメモリ領域を越える領域を有するメモリ装置であっても、そのメモリ制御ユニットに接続することができ、複数のメモリ制御ユニットに柔軟に対応できるメモリ装置を提供する。 - 特許庁

To provide an ODT (On-Die Termination) circuit and ODT method of a memory device for minimizing on-chip DC current consumption and a memory system provided with the memory device.例文帳に追加

オンチップＤＣ電流消耗を最小化できるメモリ装置のＯＤＴ回路とＯＤＴ方法及びそれを具備するメモリシステムを提供する。 - 特許庁

A plurality of memory arrays 10, 20 are provided in the same memory chip 1, and a data system circuit, an address system circuit, and a control system circuit are independently provided in each memory array.例文帳に追加

同一メモリチップ１に複数のメモリアレイ１０、２０を持たせ、各メモリアレイにデータ系回路、アドレス系回路及び制御系回路を独立に持たせる。 - 特許庁

To improve the efficiency of access to each memory device while reducing the power consumption of each memory device, in a semiconductor chip mounted with a plurality of memory devices.例文帳に追加

複数のメモリデバイスが搭載された半導体チップにおいて、各メモリデバイスの消費電力を削減しつつ、各メモリデバイスへのアクセス効率を向上させる。 - 特許庁

The flash memory 10 is provided with a semiconductor chip 16 wherein a flash memory circuit is formed, and a heater 13 for performing an annealing process to the flash memory circuit.例文帳に追加

フラッシュメモリ１０は、フラッシュメモリ回路が形成された半導体チップ１６と、フラッシュメモリ回路に対してアニーリング処理を行うヒータ１３と、を備える。 - 特許庁

To provide a semiconductor memory device in which increase of chip area can be suppressed even if memory capacity of a memory part for setting initial operation and functions is increased.例文帳に追加

初期動作及び機能を設定するための記憶部のメモリ容量が増加しても、チップ面積の増大を抑制できる半導体記憶装置を提供する。 - 特許庁

When producing the logical volume on the flash memory drive, a management computer disposes the logical volume in consideration of a flash memory chip boundary of the flash memory drive.例文帳に追加

フラッシュメモリドライブ上に論理ボリュームを作成するとき、管理計算機は、フラッシュメモリドライブのフラッシュメモリチップ境界を考慮して論理ボリュームを配置する。 - 特許庁

To provide an access method by which the number of input pins of a memory can be decreased in order to reduce electrical wiring density of a memory module, and to save test costs of a memory chip.例文帳に追加

メモリモジュールの電気配線密度を減らし、メモリチップの試験費用節減のために、メモリの入力ピン数を減少できるアクセス方法を提供する。 - 特許庁

A semiconductor chip 1 includes a memory cell formation region 2, and the memory cell formation region includes therein a memory cell 3 and a decoder 4.例文帳に追加

半導体チップ１には、メモリセル形成領域２が設けられ、このメモリセル形成領域の内部にメモリセルアレイ３およびデコーダ４が形成されている。 - 特許庁

To provide a design device for providing a three-dimensional integrated circuit that includes a logic module chip and a memory array chip with high performance.例文帳に追加

論理モジュールチップとメモリアレイチップとから成る三次元集積回路を高性能に実現する設計装置を提供する。 - 特許庁

To the first chip selection signal input terminal, a chip selection signal to a first memory is inputted from a first control CPU.例文帳に追加

第１のチップセレクト信号入力端子には、第１の制御ＣＰＵから第１のメモリへのチップセレクト信号が入力される。 - 特許庁

To the second chip selection signal input terminal, a chip selection signal to a second memory is inputted from a second control CPU.例文帳に追加

第２のチップセレクト信号入力端子には、第２の制御ＣＰＵから第２のメモリへのチップセレクト信号が入力される。 - 特許庁