「memory chip」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

The dedicated processor core 1' and the data memory 5b constitute an integrated circuit 10c integrated in one chip.例文帳に追加

専用プロセッサコア１′とデータメモリ５ｂとは１チップに集積された集積回路１０ｃを構成する。 - 特許庁

MEMORY CONTROLLER AND OPERATION SWITCHING METHOD AND INTERFACE DEVICE AND SEMICONDUCTOR INTEGRATED CHIP AND RECORDING MEDIUM例文帳に追加

メモリ制御装置及び動作切替方法並びにインターフェース装置、半導体集積チップ、記録媒体 - 特許庁

To provide a semiconductor memory apparatus in which error bit detection can be performed efficiently in a chip.例文帳に追加

チップ内で効率的にエラービット検出を行うことを可能とした半導体記憶装置を提供する。 - 特許庁

MULTI-CHIP SEMICONDUCTOR MEMORY DEVICE HAVING INTERNAL POWER SUPPLY VOLTAGE GENERATION CIRCUIT FOR DECREASING CURRENT CONSUMPTION例文帳に追加

電流消耗を減少させる内部電源電圧発生回路を有するマルチチップ半導体メモリ装置 - 特許庁

To achieve capacity increase and miniaturization of on-chip nonvolatile memory which is utilized to store data and programs.例文帳に追加

データ及びプログラムの格納に利用するオンチップ不揮発性メモリの大容量化と小型化を実現する。 - 特許庁

To prevent an increase in chip area caused by the addition of buffer for improving usability of a nonvolatile memory.例文帳に追加

不揮発性メモリの使い勝手を向上させるためにバッファを追加すると、チップ面積が増加する。 - 特許庁

To provide a single chip data processing device with embedded nonvolatile memory, and to provide a method of manufacturing the same.例文帳に追加

不揮発性メモリが内蔵された単一チップデータ処理装置及びその製造方法を提供する。 - 特許庁

To obtain an image forming apparatus that avoids upsizing caused by providing a contact for communication with respect to a memory chip.例文帳に追加

メモリチップに対する通信のための接点などを設けることによるサイズの大型化を回避すること。 - 特許庁

The multi-chip package device includes a plurality of memory chips 110-140 and a control chip 200 for storing information regarding how the normal operations of the memory chips 110-140 are proceeded, and for selecting the chip normally operative so as to conform with an address signal.例文帳に追加

マルチチップパッケージ装置に関するものであり、複数個のメモリチップ１１０〜１４０と、前記メモリチップ１１０〜１４０の正常動作如何に対する情報を格納し、アドレス信号に合うように正常に動作するチップを選択する制御チップ２００とを含む。 - 特許庁

A trace memory 18 capable of tracing all bus cycles and a FIFO buffer memory 19 for external trace memory are embedded in an emulation chip 1 with a processor 11, data to be stored in an external trace memory 7 is stored in the buffer memory 19 due to an asynchronously generated event.例文帳に追加

プロセッサ１１を備えるエバチップ１内に、、全バスサイクルをトレース可能なトレースメモリ１８と外部トレースメモリ用ＦＩＦＯバッファメモリ１９を内蔵し、非同期的に発生するイベントにより、外部トレースメモリ７へ格納するデータをバッファメモリ１９に格納する。 - 特許庁

To execute an erasure operation to a plurality of all nonvolatile memory circuits only by the same erasure operation as that of a semiconductor memory device with a single nonvolatile memory circuit mounted in a semiconductor memory device with a plurality of nonvolatile memory circuit mounted on one chip.例文帳に追加

１チップに複数の不揮発性メモリ回路を搭載した半導体記憶装置にて、単一の不揮発性メモリ回路を搭載した場合と同じ消去操作だけで複数の不揮発性メモリ回路すべてに対する消去動作を実行できるようにする。 - 特許庁

At this time, the selector 7 respectively applies chip enable CE0-CE4 to a first standard memory 1, a second standard memory 2, and each first - third extended slot 3-5.例文帳に追加

このときセレクタ７は、チップイネーブルCE0〜CE4を、第１標準メモリ１、第２標準メモリ２および第１乃至第３の各拡張スロット３〜５にそれぞれ与える。 - 特許庁

To provide a memory card which can be reduced in manufacturing cost while reducing influence of adhesiveness and bonding nature on mounting of a semiconductor memory chip.例文帳に追加

半導体メモリチップのマウントの密着性やボンデイング性への影響を低減しつつ、製造コストの削減を図ることが可能なメモリカードを提供する。 - 特許庁

To provide a memory controller which can be made small-sized by the reduction of the area of a semiconductor chip, etc., and flexibly adaptive to differences of control over a memory.例文帳に追加

半導体チップの面積の削減などにより小型化でき、かつ、メモリの制御の差異に柔軟に対応できるようにしたメモリ制御装置の提供。 - 特許庁

The memory controller 32 determines the chip of the flash memory to be accessed according to information supplied from the host system 31 that designates a destination for writing it.例文帳に追加

メモリコントローラ３２は、ホストシステム３１から供給される書込先を指示する情報に基づいて、基づいてアクセスするフラッシュメモリのチップを決定する。 - 特許庁

A decoder memory 101 which converts an azimuth signal into a voice is configured as a memory chip in which relevant software is included, or relative voice contents are burned.例文帳に追加

方角信号を音声に転換するディコーダメモリ１０１は、内部に関連ソフトウェアーが含まれ、または、相対音声内容が焼き込まれているメモリチップである。 - 特許庁

The stacked semiconductor memory device comprises a plurality of memory chips that are stacked on a processor chip; a plurality of penetration electrodes (TSV); and an input/output buffer.例文帳に追加

積層半導体メモリ装置は、プロセッサチップの上部に積層された複数のメモリチップ、複数の貫通電極（ＴＳＶ）及び入出力バッファを含む。 - 特許庁

A magnetoresistive access memory (MRAM) cell array device which can realize a resistive intersection memory (RXPtM) device comprises a chip (i.e., substrate) in which an array of the MRAM cells is formed.例文帳に追加

抵抗性交点メモリ（RXPtM）デバイスに具現化することが可能な磁気抵抗ランダムアクセスメモリ(MRAM)セルアレイデバイスは、MRAMセルのアレイが形成されるチップ（すなわち、基板）を含む。 - 特許庁

To realize the high speed of a writing rate without enlarging a chip size with respect to a semiconductor memory circuit (DRAM) which is provided with gate receiving type memory cell parts.例文帳に追加

ゲート受けタイプのメモリセル部を備える半導体メモリ回路（ＤＲＡＭ）において、チップサイズを増大することなく、ライト速度の高速化を実現する。 - 特許庁

The moving picture display system is provided with an electronic device 1, an input part 2, a main CPU and its peripheral circuit 3, a flash memory 4, a graphic memory 5, a graphic chip 6, and a display part 7.例文帳に追加

電子機器１、入力部２、メインＣＰＵ及びその周辺回路３、フラッシュメモリ４、グラフィックメモリ５、グラフィックチップ６、表示部７を有する。 - 特許庁

The typical integrated chip (IC) card having the display function includes a central processing unit, a volatile memory, a nonvolatile memory, a card interface and a display unit.例文帳に追加

表示機能を有する模範的な集積チップ（ＩＣ）カードは、中央処理装置、揮発性メモリ、不揮発性メモリ、カード・インターフェース、及び表示装置を含む。 - 特許庁

Thereby, since the plurality of memory cell array blocks in which the twisted bitline is arranged share one redundancy circuit, the chip area of the memory apparatus is not extended.例文帳に追加

これにより、ツイストされたビットラインが配列された複数のメモリセルアレイブロックが、一つの冗長回路を共有するためにメモリ装置のチップ面積を広げない。 - 特許庁

The memory chip 1 is equipped with a power supply pin 4, signal pins 5, and a grounding pin 6 which are all provided in common and positioned to the memory cells 2 and 3.例文帳に追加

メモリチップ１は、ＲＯＭとＲＡＭとのメモリセル２，３に対して位置決めして共通に設けた電源ピン４，信号ピン５及びグランドピン６を有している。 - 特許庁

In the memory macro (DRAM, SRAM, ROM, flash memory, or the like) mixedly mounted semiconductor integrated circuit, a pad 5 dedicated to memory macro inspection is arranged on a memory macro 2 to suppress the increase in number of normal pads 4 and the increase in chip area.例文帳に追加

メモリマクロ（ＤＲＡＭ、ＳＲＡＭ、ＲＯＭ、フラッシュメモリなど）混載型半導体集積回路において、メモリマクロ２上にメモリマクロ検査専用パッド５を配置することによって、通常パッド４の増加を抑え、チップ面積の拡大を抑える。 - 特許庁

NON-CONTACT TYPE MEMORY LABEL SYSTEM, RECORDING METHOD TO NON-CONTACT TYPE MEMORY LABEL DEVICE, VERIFICATION METHOD FOR RECORDED CONTENTS, NON-CONTACT TYPE MEMORY LABEL DEVICE AND READER-WRITER FOR MEMORY LABEL AND RECORDING MEDIUM AND SYSTEM-ON-CHIP TYPE INTEGRATED DEVICE例文帳に追加

非接触型メモリラベルシステムおよび非接触型メモリラベル装置への記録方法と記録内容の検証方法および、非接触型のメモリラベル装置とメモリラベル用リーダライタ装置および、記録媒体および、システム・オン・チップ型集積装置 - 特許庁

In the case of carrying out a unit test of the memory chip 2, a test program which is written in programming language for an LSI tester for testing the memory chip 2 by a unit is converted to machine language executable by a CPU 4.例文帳に追加

メモリチップ２の単体検査を実施する場合、まずＬＳＩテスタ用のプログラム言語で記述されたメモリチップ２を単体で検査するためのテストプログラムを、ＣＰＵ４によって実行可能な機械語データに変換する。 - 特許庁

To efficiently test a case that a branching operation to an address outside a range of an on-chip memory is generated, in an LSI to perform a self-test by a built-in test function based on a test program to be stored in the on-chip memory.例文帳に追加

オンチップメモリに格納されるテストプログラムに基づき、ビルトインテスト機能によりセルフテストを行うＬＳＩにおいて、オンチップメモリの範囲外のアドレスへの分岐動作が発生するケースを効率よくテストする。 - 特許庁

The IC memory chip 13 is provided with a contactless communication means and information (DX code information, frame number information, photographic information, etc.) concerned with images of the photographic film piece is written to the IC memory chip 13.例文帳に追加

ＩＣメモリチップ１３に非接触式の通信手段を設けて、写真フイルムピース１１の画像に関する情報（ＤＸコード情報、コマ番号情報、撮影情報など）をＩＣメモリチップ１３に書き込む。 - 特許庁

On the other hand, the driving circuit 5 in the printer device 1 is controlled by a control circuit 6 and the driving circuit works according to a instruction of the control circuit 6 to supply electric power for the memory chip 3 and perform synchronous communication of data with the memory chip 3.例文帳に追加

一方、プリンタ装置１内の駆動回路５は制御回路６により制御され、制御回路６の指示に応じて駆動回路が動作し、メモリチップ３に対して電源供給、データの同期通信を行う。 - 特許庁

In a region ACT, 56 metal balls 106 which are connected with the bonding pads of an SRAM(static random access memory) chip 101 and the bonding pads of a FLASH memory chip 102 are formed, for example in a grid pattern.例文帳に追加

領域ＡＣＴ内において、ＳＲＡＭチップ１０１のボンディングパッドとＦＬＡＳＨメモリチップ１０２のボンディングパッドと電気的に接続されている金属ボール１０６は、例えば格子形状に５６個形成されている。 - 特許庁

When the NAND semiconductor memory chip mounted on any sub board fails, a CPU 34 mounted on the main board 30 identifies the sub board mounted with the failed NAND semiconductor memory chip.例文帳に追加

そして、サブ基板に搭載されるＮＡＮＤ型半導体メモリチップが故障した場合、メイン基板３０に搭載されるＣＰＵ３４で、故障したＮＡＮＤ型半導体メモリチップを搭載するサブ基板を把握する。 - 特許庁

On the bonding pad area 2-1, a terminal pad 22 is arranged for outputting an output voltage of the charge pump section 7 to the outside, and the memory chip 200 operates by inputting the output voltage from the memory chip 100.例文帳に追加

ボンディングパッド領域２−１にはチャージポンプ部７の出力電圧を外部に出力する端子パッド２２が設けられ、メモリチップ２００はメモリチップ１００からの出力電圧を入力して動作する。 - 特許庁

Besides, another surface plate 6 is provided with a metallic junction terminal 7 for reading the index information recorded on the memory IC chip 3 or writing the index information onto the memory IC chip 3 while being connected with an IC memory card playback device.例文帳に追加

また、一方の表面板６にはＩＣメモリカード再生装置と接続してメモリＩＣチップ３に記録されているインデックス情報の読み出し、あるいはメモリＩＣチップ３へのインデックス情報の書き込みをするための金属製の接合端子７を備える。 - 特許庁

The semiconductor storage device 4 which uses an electrically rewritable nonvolatile memory chip 1 as a storage medium is equipped with the nonvolatile memory chip 1 and a defect registration memory 3 wherein management information area by blocks and defective addresses are registered.例文帳に追加

本発明は、電気的に書き換え可能な不揮発性のメモリチップ１を記憶媒体とする半導体記憶装置４において、不揮発性のメモリチップ１と、各ブロック毎の管理情報領域、および不良のアドレスを登録する不良登録メモリ３を備える。 - 特許庁

It is included that before accessing to the dual port memory, the CPU sets an enable bit signal which fixes a chip select mask signal, and when carrying out the continuous access to the dual port memory, the access to the dual port memory from the CPU of another side is made to wait by the chip select mask signal.例文帳に追加

ＣＰＵはデュアルポートメモリにアクセスする前に、チップセレクトマスク信号を固定するイネーブルビット信号をセットしておき、デュアルポートメモリに対して連続アクセスした場合、チップセレクトマスク信号により他方のＣＰＵによるデュアルポートメモリへのアクセスを待たせることも含む。 - 特許庁

When a memory module is configured each memory chip is arranged, so that the data I/O pins D0 to D3 are placed so that they are nearest the center line of a module substrate which is parallel to a group of connect pins, thus substantially equalizing the wiring length of each memory chip to that of the connection pin.例文帳に追加

メモリモジュールを構成する場合、各メモリチップを、データ入出力ピンＤ０〜Ｄ３がコネクトピン群と平行なモジュール基板の中心線に最も近くなるように配置する、これにより、各メモリチップとコネクトピンとの配線長が実質的に等しくなる。 - 特許庁

One bit constituting a memory is constituted of a plurality of memory cells 1 to 4, the memory cell has the same structure as a memory cell of the main memory, the memory cell for management of the nonvolatile semiconductor memory apparatus in which either of bit lines 8 out of adjacent bit lines is always not selected in reading is manufactured on one chip by the same process with the main memory.例文帳に追加

メモリを構成する１ビットは、複数個のメモリセル１〜４で構成され、該メモリセルは、メインのメモリのメモリセルと同一の構造を有し、隣接するビットの隣接ビット線のいずれか一方のビット線８は、読み出し時において常時非選択となる不揮発性半導体記憶装置が、メインのメモリと共に同一のプロセスにより１チィップ上に作製されて構成される。 - 特許庁

To provide a convenient memory device which is connected to memory with a very wide I/O width and two or more buffer memory with the same wide I/O width on a chip, and is used for a higher performance network system.例文帳に追加

非常に幅の広いI/O幅をもったメモリとそれにチップ上で同じく広いI/O幅をもつ複数のバッファメモリを接続し、より高性能なネットワークシステムで使う便利なメモリ素子を提供する。 - 特許庁

In the computer system, the cell boards are connected to each other by system fabric, memory data read by the first memory controller are compressed by a codec engine before the memory data are transmitted by the fabric agent chip.例文帳に追加

コンピュータシステムにおいて、セルボードは、システムファブリックにより相互接続され、第１のメモリコントローラによって読み出されるメモリデータは、ファブリックエージェントチップにより送信される前に、コーデックエンジンにより圧縮する。 - 特許庁

In a mobile environment, a mobile device comprises an attached memory stick having direct memory access type high speed memory and storage implemented by an integrated circuit chip coupled to an ultrawideband (UWB) transceiver.例文帳に追加

移動環境では、移動装置は、超ワイドバンド（ＵＷＢ）トランシーバに結合された集積回路チップで実施される直接メモリアクセス式の高速メモリ及び記憶装置を有するアタッチ型メモリスティックを含む。 - 特許庁

The memory chip 100 is composed of: a NAND flash memory composed of memory cell arrays 3, a decoder 4 and sense amplifier 5; and a peripheral circuit 6; a charge pump section 7; and bonding pad areas 2-1, 2-2.例文帳に追加

メモリチップ１００は、メモリセルアレイ３、デコーダ４及びセンスアンプ５から構成されるＮＡＮＤフラッシュメモリと、周辺回路６と、チャージポンプ部７と、ボンディングパッド領域２−１及び２−２から構成される。 - 特許庁

To provide a convenient memory element, in which a memory that has a very-wide I/O width and a plurality of buffer memories that have a wide I/O width similar to that of the memory are connected on a chip, to be used in a higher performance network system.例文帳に追加

非常に幅の広いI/O幅をもったメモリとそれにチップ上で同じく広いI/O幅をもつ複数のバッファメモリを接続し、より高性能なネットワークシステムで使う便利なメモリ素子を提供する。 - 特許庁

This purpose is achieved using a plurality of IC memory circuits each of which decodes a part of an address input signal and an output signal from a CAM circuit 15 provided in a flash memory 1 by a decoder 2 and outputs a chip selection signal to the flash memory 1.例文帳に追加

デコーダ２によって、アドレス入力信号の一部およびフラッシュメモリ１内のＣＡＭ回路１５からの出力信号をデコードして、フラッシュメモリ１にチップセレクト信号を出力する。 - 特許庁

In the memory chip 10, data temporarily stored in the corresponding data registers are written in parallel to addresses of the memory cell arrays temporarily stored in the address registers corresponding to the memory cell arrays which are to record the data.例文帳に追加

メモリチップ１０においては、データを記録すべきメモリセルアレイに対応するアドレスレジスタが一時記憶しているメモリセルアレイのアドレスに、対応するデータレジスタが一時記憶しているデータを並列的に書き込む。 - 特許庁

To shorten a wiring path for connecting a data processing semiconductor chip to a memory semiconductor chip on a wiring board with the data processing semiconductor chip mounted thereon in a semiconductor device of a POP structure.例文帳に追加

ＰＯＰ構造の半導体装置においてデータ処理用半導体チップが搭載される配線基板上においてデータ処理用半導体チップとメモリ半導体チップとを接続するための配線経路を短くする。 - 特許庁