「memory chip」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

The nonvolatile memory chip is not connected to the data input/output terminal, the clock input terminal, or the command input terminal.例文帳に追加

不揮発性メモリチップは、前記データ入出力端子、クロック入力端子、コマンド入力端子とには接続されない。 - 特許庁

The second radio IC memory has a first wire arrangement and a second wire arrangement that connects an IC chip and an antenna.例文帳に追加

第２の無線ＩＣメモリは、ＩＣチップとアンテナとを接続する第１の配線と第２の配線とを有している。 - 特許庁

The antenna 54 at the attaching part 34 receives the color ID from the memory chip 52 and outputs it to a control part 32.例文帳に追加

装着部３４のアンテナ５４は、メモリチップ５２から色ＩＤを受け付けて制御部３２に対して出力する。 - 特許庁

To reduce the chip area of an MRAM device formed of a magnetic body memory cell, provided with a magnetic tunnel junction part.例文帳に追加

磁気トンネル接合部を有する磁性体メモリセルによって形成されるＭＲＡＭデバイスのチップ面積削減を図る。 - 特許庁

To provide a flash memory in which increase of chip area can be suppressed and high speed operation can be performed.例文帳に追加

本発明は、チップ面積増大を抑止でき、且つ高速動作が可能なフラッシュメモリを提供することを目的とする。 - 特許庁

To reduce power consumption when a semiconductor memory operates while maintaining a high-speed operation without increasing the chip size.例文帳に追加

チップサイズを増加させることなく高速動作を維持しながら半導体メモリの動作時の消費電力を低減する。 - 特許庁

To provide a data processing apparatus capable of reducing a chip area by reducing the number of buffer SRAMs (Static Random Access Memory).例文帳に追加

バッファＳＲＡＭの個数を減らしてチップ面積を削減することが可能なデータ処理装置を提供すること。 - 特許庁

To largely reduce the capacity of the built-in memory of an integrated circuit device, and to reduce costs by reducing a chip size.例文帳に追加

集積回路装置の内蔵メモリの容量を大きく削減し、チップサイズを小さくしコストの削減を図ること。 - 特許庁

Therefore, a high-speed and large capacity memory device being downsized is ensured by the multi-chip BGA package.例文帳に追加

従って、本発明によるマルチチップＢＧＡパッケージは、軽薄短小化される高速大容量のメモリ装置が可能となる。 - 特許庁

To reduce the chip size of a ferroelectric memory by which volatile writing operation and nonvolatile writing operation can be carried out.例文帳に追加

揮発書き込み動作および不揮発書き込み動作を実行可能な強誘電体メモリのチップサイズを小さくする。 - 特許庁

To reduce a chip area of an MRAM device formed by a magnetic body memory cell having a magnetic tunnel junction part.例文帳に追加

磁気トンネル接合部を有する磁性体メモリセルによって形成されるＭＲＡＭデバイスのチップ面積削減を図る。 - 特許庁

An ink cartridge 11 is provided with an IC chip 12 having a nonvolatile memory capable of noncontact read/write.例文帳に追加

インクカートリッジ１１に、非接触により書き込み及び読み込みが可能な不揮発性メモリを有したＩＣチップ１２を設ける。 - 特許庁

To write desired information at high speed into a memory cell which stores data in nonvolatile manner while preventing the increase of the chip area.例文帳に追加

チップ面積の増大を防止しつつ、不揮発的にデータを記憶するメモリセルに所望の情報を高速に書き込む。 - 特許庁

Also, by overwriting an area code written to a memory block of an IC chip part 108, acting payment processing is performed.例文帳に追加

また、ICチップ部108のメモリブロックに書き込まれているエリアコードを書き換えることにより、支払い代行処理が可能となる。 - 特許庁

To provide a semiconductor memory in which power consumption at a boosting potential VPP is reduced and a chip size is small.例文帳に追加

昇圧電位ＶＰＰにおける消費電力を低減させ、チップサイズの小さい半導体記憶装置を提供する。 - 特許庁

To enable reducing chip area of a semiconductor memory by minimizing or reducing layout area of a local row decoder.例文帳に追加

ローカルロウデコーダのレイアウト面積を最小化または減らして半導体メモリ装置のチップ面積を減らすことを可能にする。 - 特許庁

STRUCTURE OF 2-TRANSISTOR AND 2-CAPACITOR MEMORY CELL FOR TRENCH TECHNOLOGY AND INTEGRATION OF SYSTEM ON CHIP例文帳に追加

トレンチ技術用の２トランジスタ・２コンデンサ（ｃａｐａｃｉｔｏｒ）型メモリ・セルの構造及びシステム・オンチップ（ｓｙｓｔｅｍｏｎ−ｃｈｉｐ）統合 - 特許庁

This hardware acceleration system for the function simulation is provided with a general circuit board having a logic chip and a memory.例文帳に追加

機能シミュレーションのためのハードウェア・アクセラレーション・システムであって、論理チップ及びメモリを有する汎用回路基板を備える。 - 特許庁

To provide a semiconductor memory in which a circuit can be effectively arranged on a chip by efficient layout of fuses.例文帳に追加

ヒューズを効率的にレイアウトすることで、チップに回路を効果的に配置できる半導体記憶装置を提供する。 - 特許庁

MEANS AND METHOD FOR SENSING LOW VOLTAGE OF NONVOLATILE MEMORY CHIP AND LOW VOLTAGE SENSING SYSTEM USING THE SENSING MEANS例文帳に追加

不揮発性メモリチップの低電圧感知手段及び感知方法また、その感知手段を用いた低電圧感知システム - 特許庁

The semiconductor component is a memory integrated circuit wherein a predetermined electrode of a spare electrode column serves as a chip selection electrode.例文帳に追加

前記半導体部品は予備電極列の所定電極をチップ選択電極としたメモリ集積回路となっている。 - 特許庁

Ultimately, it might be possible to construct an LB-film memory chip in which each data bit is represented by a single molecule. 例文帳に追加

究極的には、個々のデータビットが単一の分子で表現されるLB膜メモリチップを構成することも可能であろう。 - コンピューター用語辞典

The memory chip 23 is arranged at a part opposed to the translation member 17 on the housing 8 of the developing cartridge 6.例文帳に追加

各現像カートリッジ６の筐体８には、直動部材１７と対向する部分にメモリチップ２３が配置されている。 - 特許庁

To improve the security of the information stored in a nonvolatile memory sealed in a semiconductor element chip.例文帳に追加

半導体素子チップの内部に封止されている不揮発性メモリに記憶されている情報のセキュリティ向上を図る。 - 特許庁

To improve the yield of and reduce the test cost of a multi-chip type semiconductor device in which chips are connected in a package by providing a fuse in a first semiconductor chip, providing no fuse in a second semiconductor chip being a rewritable memory.例文帳に追加

第一の半導体チップにヒューズを設け、書き換え可能なメモリである第二の半導体チップにヒューズを設けず、それらチップをパッケージ内で接続したマルチチップ型半導体装置の歩留まりを向上し、検査コストを低減する。 - 特許庁

This semiconductor device is loaded with a logic chip 12 having a data processing function and a memory chip 13 for storing data processed or to be processed by the logic chip 12 together in one package 11 as the plurality of semiconductor chips.例文帳に追加

この半導体装置は、１つのパッケージ１１内に、複数の半導体チップとして、データの処理機能を有するロジックチップ１２および該ロジックチップ１２が処理した、もしくは処理すべきデータを記憶するメモリチップ１３を混載している。 - 特許庁

The memory element is also set in the storage space, and includes a chip substrate and at least one functional element electrically connected to the chip substrate, and the chip substrate has a set of conductive pads to be electrically connected to the other end sides of the leads.例文帳に追加

メモリ素子も、収容空間中に設置され、チップ基板とチップ基板に電気的に接続する少なくとも一つの機能素子からなり、チップ基板は、一組の導電パッドを有し、リードのもう一端に電気的に接続する。 - 特許庁

The interface chip IF receives address information ADD for identifying a memory cell and supplies a part thereof to the core chips CC0 to CC7 in common as chip selection information SEL for comparing with the chip identification information LID.例文帳に追加

インターフェースチップＩＦは、メモリセルを特定するためのアドレス情報ＡＤＤを受け、その一部をチップ識別情報ＬＩＤと比較するためのチップ選択情報ＳＥＬとしてコアチップＣＣ０〜ＣＣ７に共通に供給する。 - 特許庁

The interface chip IF receives address information ADD for identifying a memory cell and supplies a portion thereof to the core chips CC0 to CC7 in common as chip selection information SEL for comparison with the chip identification information LID.例文帳に追加

インターフェースチップＩＦは、メモリセルを特定するためのアドレス情報ＡＤＤを受け、その一部をチップ識別情報ＬＩＤと比較するためのチップ選択情報ＳＥＬとしてコアチップＣＣ０〜ＣＣ７に共通に供給する。 - 特許庁

To provide a microcomputer chip for use in a vehicle electronic control unit (hereinafter referred to as ECU), having a sub-chip accessible to an internal memory connected at the development of the ECU, which has enhanced security when the sub-chip is not connected.例文帳に追加

車両用電子制御装置（以下、ＥＣＵ）に用いられると共に、ＥＣＵの開発時には内部のメモリにアクセス可能なサブチップが接続されるマイコンチップにおいて、そのサブチップが接続されない場合のセキュリティ性を高める。 - 特許庁

This nonvolatile semiconductor memory card using a nonvolatile semiconductor memory comprises an external connecting terminal 35, a plurality of nonvolatile semiconductor memory chips 32 for storing data, one semiconductor memory chip 33 for storing directory information and a control circuit chip 34 for controlling the interface with the outside and each of the chips 32, 33.例文帳に追加

不揮発性半導体メモリを用いた不揮発性半導体メモリカードにおいて、外部接続端子３５と、データを記憶する複数個の不揮発性半導体メモリチップ３２と、ディレクトリ情報を記憶する１つの半導体メモリチップ３３と、外部とのインターフェイス及び各チップ３２，３３を制御するための制御回路チップ３４とを備えている。 - 特許庁

The two-chip/single-die switching device architecture includes an internal memory storage block on the single-die, an external memory storage interface to a double data rate synchronous dynamic random access memory (DDR SDRAM), an external memory manager, and a packet data transfer engine effecting packet data transfers between an internal memory store and the external DDR SDRAM memory.例文帳に追加

この２チップ／単一ダイの交換装置アーキテクチャは、単一ダイ上の内部記憶装置ブロック、ダブル・データ・レート・シンクロナス・ダイナミック・ランダム・アクセス・メモリ（ＤＤＲ ＳＤＲＡＭ）への外部記憶装置インタフェース、外部記憶装置マネージャ、及び内部記憶装置と外部ＤＤＲ ＳＤＲＡＭ記憶装置との間でパケット・データの転送を実行するパケット・データ転送エンジンを含む。 - 特許庁

To provide a semiconductor memory device in which the number of memory cells per bit line is increased by dissolving a current of a bit line caused regularly by an off-leak current of a memory cell, enlarging of the scale of a memory cell array is realized, and chip area can be reduced.例文帳に追加

メモリセルのオフリーク電流により定常的に生じるビット線の電流を解消することにより、ビット線あたりのメモリセル数を増加させ、メモリセルアレイの大規模化を実現し、チップ面積の低減が可能な半導体記憶装置を提供する。 - 特許庁

To provide a code generation method and a compiler which can efficiently arrange data in a program on a computer provided with an on-chip memory having a function for changing memory capacity to be allocated according to a program and a built-in memory such as a cache memory.例文帳に追加

プログラムによって割当てるメモリ容量を変更する機能を有するオンチップメモリおよびキャッシュメモリ等の内蔵メモリを備えた計算機に対して、プログラム中のデータを効率良く配置することができるコード生成方法およびコンパイラを提供する。 - 特許庁

To provide a semiconductor memory that can reduce the number of chip selection signal lines without any additional semiconductor chips and whose yield hardly deteriorates even if the number of semiconductor memory chips is increased in the semiconductor memory comprising a plurality of semiconductor memory chips.例文帳に追加

複数個の半導体メモリチップからなる半導体メモリ装置について、付加的な半導体チップなしにチップ選択信号線の本数を削減可能とし、かつ半導体メモリチップ数が増えても歩留まりの悪化しにくい半導体メモリ装置の構成を提供する。 - 特許庁

To provide a semiconductor memory which has small chip size and small power consumption, is inexpensive, and causes neither delay of access nor memory destruction due to skew included in an address as a semiconductor memory which is equipped with the same memory cells as those of a DRAM and operates with SRAM specification.例文帳に追加

ＤＲＡＭと同じメモリセルを備え、ＳＲＡＭ仕様で動作する半導体記憶装置であって、チップサイズが小さく低消費電力かつ安価で、アドレスに含まれるスキューによるアクセスの遅延やメモリセル破壊を引き起こさない半導体記憶装置を提供する。 - 特許庁

A first conductive structure is formed on a first set (including four memory units, for example) of the memory unit and then the wafer is cut along a scribe lane surrounding the first set of memory unit thus forming a completed first memory chip having a first storage capacity.例文帳に追加

このウェハは、メモリユニットの第１セット（例えばメモリユニットを４つ含む）上に第１伝導性構造を形成しメモリユニットの第１セットを囲んだスクライブレーンに沿ってウェハをカッティングして第１貯蔵容量をもつ完成した第１メモリチップを形成する。 - 特許庁

In the nonvolatile semiconductor memory device including a plurality of memory chips, when data are copied among the plurality of memory chips, after the command of recognizing a read enable operation as a write enable operation is started in the memory chip of a copying destination, the read enable operation is executed.例文帳に追加

複数のメモリチップを有する不揮発性半導体記憶装置において、前記複数のメモリチップ間でデータのコピーを行うとき、コピー先のメモリチップにおいてリードイネーブル動作をライトイネーブル動作と認識させるコマンドを起動した後、前記リードイネーブル動作を行う。 - 特許庁

In a ferroelectric substance memory chip having a memory cell region in which a plurality of memory cells having ferroelectric substance capacitors are arranged, an electromagnetic wave shielding layer 46 for shielding external electromagnetic waves is formed on the memory cell region.例文帳に追加

本発明は、強誘電体キャパシタをそれぞれ有する複数のメモリセルが配置されたメモリセル領域を有する強誘電体メモリチップにおいて、メモリセル領域に外部からの電磁波をシールドする電磁波シールド層４６、５０、４０が形成されることを特徴とする。 - 特許庁

When a CPU 1 performs access to a memory 2, a memory access instruction and memory address outputted by the CPU 1 are a read access to the read inhibition area or a write access to the write inhibition area, a memory controller 4 is restrained from generating a chip select signal.例文帳に追加

ＣＰＵ１がメモリ２にアクセスした際に、ＣＰＵ１が出力したメモリアクセス指令とメモリアドレスとが、リード禁止領域に対するリードアクセスか、又はライト禁止領域に対するライトアクセスである場合に、メモリコントローラ４に対してチップセレクト信号の生成を抑制させる。 - 特許庁

When an operation switch 11s is turned on, a controller in an IC chip 12 reads electronic money data written in a memory in the IC chip 12, and detects an electronic money balance.例文帳に追加

操作スイッチ１１ｓがオンにされたとき、ＩＣチップ１２内のコントローラは、ＩＣチップ１２内のメモリに書き込まれている電子マネーデータを読み出し、電子マネー残高を検出する。 - 特許庁

When a frequency of writing in a memory by the IC chip 11A reaches a prescribed value, the tag 1 is turned upside down to actuate the antenna coil 12B and the IC chip 11B.例文帳に追加

ＩＣチップ１１Ａのメモリの書き込み回数が規定値に達すると、タグ１の表と裏との関係を逆転させて、アンテナコイル１２ＢおよびＩＣチップ１１Ｂを動作させる。 - 特許庁

To provide a semiconductor device that can increase cycle time under the restriction of chip size where an MPU(micro processing unit) and a DRAM as a secondary cache memory are mounted on the same chip.例文帳に追加

チップサイズの大きさという制約の下で、サイクル時間の高速化を実現し易い、同一チップ上にＭＰＵと２次キャッシュメモリとしてのＤＲＡＭが搭載された半導体装置を提供する。 - 特許庁

A computer 100 includes a main memory 120, an SSD (Solid State Drive) 130, a first chip set 140, and a second chip set 150 as constituent elements related to the storage of the data used in information processing.例文帳に追加

コンピュータ１００が、情報処理に使われるデータの格納に係る構成要素として、メインメモリ１２０、ＳＳＤ１３０、第１チップセット１４０、および第２チップセット１５０を備えた。 - 特許庁

The first unit memory chip responds to a first chip selection signal, a command signal, an address signal and a clock signal, and inputs the first through Nth data internally or outputs them externally.例文帳に追加

第１単位メモリチップは、第１チップ選択信号とコマンド信号とアドレス信号とクロック信号に応答して第１乃至第Ｎデータを内部に入力するか外部に出力する。 - 特許庁