「memory chip」に関連した英語例文の一覧と使い方(18ページ目)

双方向信号以外の演算回路チップ３からメモリチップ４への信号の伝送は切断されている状態にあり、また、双方向に信号を入出力する入出力線を介して演算回路チップ３とメモリチップ４との接続を行っている部分は入出力線に対してハイインピーダンス状態とすることにより、互いに電気的に切り離された状態とすることが可能となっている。 - 特許庁

The present invention permits safeguarding of private data entered into a memory chip of a cell phone by permitting the cell phone owner to erase the data in a lost or stolen phone, using a preset erase code and erase command in the cell phone or a network base station, and disabling or erasing circuitry on the memory chip, preferably an EEPROM chip.例文帳に追加

本発明は、セルフォンまたはネットワーク基地局内の予めセットされた消去コードおよび消去コマンドと、メモリチップ、好ましくはＥＥＰＲＯＭチップ上の禁止または消去回路とを用いて、セルフォンの所有者が、なくしたか盗まれた電話内のデータを消去可能にすることによって、セルフォンのメモリチップに入力された個人データの保護を可能にする。 - 特許庁

Moreover, since the data can be written to the redundant file memory like the ordinary memory cell, replacement to the redundant cell from the defective cell and recording of the replacement information can be executed even after the memory chip is accommodated within a package.例文帳に追加

また、冗長ファイルメモリには通常のメモリセルと同様に書き込みを行うことができるので、メモリチップがパッケージ内に収納された後であっても不良セルから冗長セルへの置換とその置換情報の記録を行うことができる。 - 特許庁

To provide a semiconductor memory device, in which the increasing of chip size can be prevented and an arranging method for the device by preventing the increment of the number of column selection signal lines arranged between memory cell array blocks, even if the capacity of a memory cell array block is increased.例文帳に追加

メモリセルアレーブロックの容量が増加してもメモリセルアレーブロック間に配置されるコラム選択信号ラインの数が増加しないようにすることによりチップサイズの増加を防止できる半導体メモリ装置並びに装置の配置方法を提供する。 - 特許庁

The method for mounting the circuit comprises the steps of providing a recess on a board 10a, mounting a chip size-packaged(CSP) memory IC 11 in the recess, and mounting a memory IC 13 by a TSOP on the board 10a so as to cover the memory IC 11 and an upper part of the recess.例文帳に追加

基板１０ａに凹部を設け、その凹部内にチップサイズパッケージ（ＣＳＰ）されたメモリＩＣ１１を実装し、かつ、ＴＳＯＰによるメモリＩＣ１３を、メモリＩＣ１１及び凹部の上部にそれを覆うように基板１０ａ上に実装する。 - 特許庁

The integrated circuit chip is provided with a memory wherein data can be rewritten and the data are duplexed and stored, and the memory is a nonvolatile memory for which data erasure by a page unit is not needed and data rewrite by a byte unit is possible.例文帳に追加

データの書き換えが可能でありデータを二重化して記憶するメモリを備えた集積回路チップであって、前記メモリは、ページ単位でのデータ消去が不要で、バイト単位でのデータ書き換えが可能な不揮発性メモリであることを特徴とする。 - 特許庁

To provide a semiconductor integrated circuit device for increasing a memory region to be used as a general-purpose memory region by a CPU by utilizing a memory region in a functional macro, and for minimizing the increase of a chip size without increasing the capacity of the general-purpose memory, and for coping with the increase request of the general-purpose memory capacity.例文帳に追加

機能マクロ内のメモリ領域を活用することにより、ＣＰＵが汎用メモリ領域として使用できるメモリ領域を拡張し、汎用メモリの容量を増加することなく、チップサイズの増大化を最小限に抑えて、汎用メモリ容量の増大化要求に対応することができるようにした半導体集積回路装置を提供する。 - 特許庁

Memory chips MEM_A and MEM_B are laminated on a logic chip LOG, and the transmission and reception of commands, addresses, data etc. between the chip LOG and the memory chips MEM_A and MEM_B are performed by wireless communication using inductive coupling transmission terminal groups 211, 214, 218 and 219, and inductive coupling reception terminal groups 212, 213, 215 to 217.例文帳に追加

論理チップＬＯＧ上に、メモリチップＭＥＭ＿Ａ，ＭＥＭ＿Ｂを積層し、ＬＯＧとＭＥＭ＿Ａ，ＭＥＭ＿Ｂ間とのコマンド、アドレス、データ等の送受信を誘導結合送信端子群２１１，２１４，２１８，２１９および誘導結合受信端子群２１２，２１３，２１５〜２１７を用いた無線通信によって行う。 - 特許庁

A controller of the storage system having a flash memory chip manages a residual capacity value of the flash memory chip, and transmits a value based on the residual capacity value to a management server based on at least one definition out of the definition of a parity group, the definition of an internal LU, or the definition of a logical unit.例文帳に追加

フラッシュメモリチップを備えるストレージシステムのコントローラは、フラッシュメモリチップの余剰容量値を管理し、パリティグループの定義または内部ＬＵの定義または論理ユニットの定義の少なくとも一つの定義に基いて、管理サーバに余剰容量値に基づく値を送信する。 - 特許庁

This single chip computer device is provided with a chip housing 10 and a connection contacting means on the housing 10, and further, a work memory 12, a program memory 13, at least one device interface 15 and at least one bus and/or data network interface 14 are provided in the housing 10.例文帳に追加

単一チップコンピュータ装置は、チップハウジング１０、及び該ハウジング上に接続接触手段を備え、さらに前記ハウジング１０中に、作業メモリ１２、プログラムメモリ１３、少なくとも１つの機器インターフェース１５、そして少なくとも１つのバス及び／又はデータネットワークインターフェース１４を備える。 - 特許庁

A controller of a storage system having a flash memory chip manages a residual capacity value of the flash memory chip, and transmits a value based on the residual capacity value to a management server based on at least one definition out of definition of a parity group, definition of an internal LU, or definition of a logical unit.例文帳に追加

In some embodiment, each flash sector of the memory cell has a reference cell of itself for reading out a cell of a sector, the series of reference cells also exist for a whole memory chip operating as master reference.例文帳に追加

ある実施例において、メモリセルの各フラッシュセクタは、セクタのセルを読み出すためのそれ自体の参照セルをもち、一連の参照セルもまた、マスタ参照として作用する全メモリチップ用に存在する。 - 特許庁

To prevent unnecessary stress from being applied to a memory cell in a previously verify-passed chip in a program/program-verify cycle, and a erase/erase-verify cycle in a simultaneous test of plural chips of a non-volatile semiconductor memory.例文帳に追加

不揮発性記憶装置の複数チップにおける同時検査においてプログラム／プログラムベリファイサイクル、イレーズ／イレーズベリファイサイクルで先にベリファイパスしたチップ内のメモリセルに不要なストレスを加えないようにする。 - 特許庁

When the IC chip has a memory for storing information, the door control device preferably has a memory device for discriminating and storing a visitor 18 by the response signal from the RFID.例文帳に追加

ＩＣチップが情報を記憶するメモリを有する場合、扉制御装置はＲＦＩＤからの応答信号により入場者１８を識別して記憶する記憶装置を有することが好ましい。 - 特許庁

In the semiconductor memory chip (1), a frame decoder (3) for decoding the signal frames is arranged at a poststage of a receiving interface device (2), and an intermediate storage apparatus (4) is arranged between the frame decoder and a memory core (5).例文帳に追加

上記半導体メモリチップ（１）では、信号フレームを復号するフレームデコーダ（３）が受信インターフェースデバイス（２）の後段に配置され、上記フレームデコーダとメモリコア（５）間には中間記憶装置（４）が配置される。 - 特許庁

A fabric agent chip plays a part as an interface between a first memory controller on a first cell board in the computer system and another memory controller on another cell board in the computer system.例文帳に追加

ファブリックエージェントチップは、コンピュータシステムにおける第１のセルボード上の第１のメモリコントローラとコンピュータシステムにおける他のセルボード上の他のメモリコントローラとの間のインタフェースとしての役割を果たす。 - 特許庁

To shorten the time required for writing a flash memory having a plurality of banks while enhancing the processing capacity of a computer system including it and to reduce the chip size and the cost of a flash memory.例文帳に追加

複数のバンクを備えるフラッシュメモリ等の書き込み所要時間を短縮し、これを含むコンピュータシステム等の処理能力を高めるとともに、フラッシュメモリ等のチップサイズを縮小し、その低コスト化を図る。 - 特許庁

To provide a washing machine which reads only information in a memory part of a garment to be washed by utilizing the memory part such as a fine IC chip added to the garment and properly washes the garment.例文帳に追加

衣類に付加されている微小ＩＣチップ等の記憶部を活用して、洗濯する衣類の記憶部の情報だけを読取って適切に洗濯できる洗濯機を提供しようとするものである。 - 特許庁

The display unit 130 for displaying memory information of the memory chip 120 includes a display unit circuit board 132, a drive IC 134, a passive element 136, a packet structure part 138, and a display device 140.例文帳に追加

メモリチップ１２０のメモリ情報を表示するための表示ユニット１３０は、表示ユニット回路基板１３２、駆動ＩＣ１３４、受動エレメント１３６、パケット構造部１３８、表示装置１４０を含む。 - 特許庁

To provide a convenient memory element used for a higher-performance network system by connecting a memory which has a very wide I/O width and a plurality of buffer memories which have wide I/O widths as well on a chip.例文帳に追加

非常に幅の広いI/O幅をもったメモリとそれにチップ上で同じく広いI/O幅をもつ複数のバッファメモリを接続し、より高性能なネットワークシステムで使う便利なメモリ素子を提供する。 - 特許庁

To suppress increase of chip area by reducing the number of wiring when a discriminating means for use/non-use or the like of a redundant memory in a semiconductor memory is arranged at a position being apart from an I/O pad region.例文帳に追加

半導体記憶装置における冗長メモリの使用／不使用等の判定手段をＩ／Ｏパッド領域から離れた位置に配置するときの配線数を削減し、チップ面積の増大を抑える。 - 特許庁

The memory chip M1 of the lowermost layer is mounted on the wiring board 2 in a dislocated manner by a predetermined distance in the direction toward the front end portion of the memory card 1A so that it does not overlap the pads 9 of the wiring board 2.例文帳に追加

最下層のメモリチップＭ１は、配線基板２のパッド９と重ならないよう、メモリカード１Ａの先端部方向に所定距離ずらした状態で配線基板２上に実装されている。 - 特許庁

Therefore, a true system-on-chip architecture can be formed by completely integrating 1-port memory cells having 1T and 1C DRAM cells with a 2-port memory cell having a 2T and 2C DRAM cell.例文帳に追加

これにより、１Ｔ１ＣＤＲＡＭセルを備えた１ポート・メモリ・セルおよび２Ｔ２ＣＤＲＡＭセルを備えた２ポート・メモリ・セルを完全に統合して、真のシステム・オンチップ・アーキテクチャを形成することができる。 - 特許庁

Each chip has a variable resistance element CC formed simultaneously by a process common to the memory cell between interconnected test pads TT and TB of a first pad for memory location detection.例文帳に追加

各チップは、相互に接続される第１のメモリ位置検知用パッドのテストパッドＴＴ，ＴＢ間に、それぞれ、メモリセルと共通のプロセスにより同時に形成される可変抵抗素子ＣＣを有する。 - 特許庁

To provide a semiconductor storage device in which two kind of memories of a volatile memory and a nonvolatile memory are packaged on the same chip, respective properties are utilized, and which has both features of high-speed/low-power-consumption.例文帳に追加

揮発型メモリと不揮発型メモリの２種類のメモリを同一チップに混載して、それぞれの特性を生かし、高速/低消費電力の特徴を併せ持つ半導体記憶装置の提供。 - 特許庁

To provide a semiconductor memory circuit which can operate at a high speed and with a low power consumption, whose chip area is minimized and whose memory capacity is set to a desired value in a short period of time and at a low cost.例文帳に追加

高速・低消費電力動作を可能とし、かつ、チップ面積を小さく抑えながら、記憶容量が所望の値に設定された半導体記憶回路を短期間に低コストで提供する。 - 特許庁

To provide a semiconductor device which comprises both a memory element for erasing data (rewritable) and a memory element the data of which are desired not be erased (for redundant data), in an IC chip where EPROM is mounted.例文帳に追加

ＥＰＲＯＭを搭載するＩＣチップにおいて、データを消去するメモリ素子（書換え可能な）とデータを消去したくないメモリ素子（データ冗長用）を同時に有する半導体装置を提供する。 - 特許庁

A DRAM 121 in which a semiconductor integrated circuit is incorporated in a chip is provided with a redundant memory cell array 123 for monitoring a refresh-time other than a regular memory cell array 122 storing actual data.例文帳に追加

半導体集積回路がチップ内に内蔵するＤＲＡＭ１２１に、実際のデータをストアする正規メモリセルアレイ１２２以外にリフレッシュ時間をモニタするための冗長メモリセルアレイ１２３を設ける。 - 特許庁

The toner cartridge 100 has a memory (memory chip 103), an inner case 101 to hold toner, and an outer case 102 formed free to move relative to the inner case 101.例文帳に追加

トナーカートリッジ１００は、記憶手段（メモリチップ１０３）と、トナーを収容する内側筐体１０１と、内側筐体１０１と相対変位可能に構成される外側筐体１０２と、を備えている。 - 特許庁

When a normal flash memory is constituted using one chip of a non-volatile semiconductor memory, an input buffer 13 and an address signal A19 processing logic circuit 14 are set to a disable-state.例文帳に追加

不揮発性半導体記憶装置を１チップ用いて、通常のフラッシュメモリを構成する場合は、入力バッファ１３及びアドレス信号A19加工論理回路１４がディスエーブル状態に設定される。 - 特許庁

To reduce memory band width of an external memory required for an integrated circuit in which plural functions of a video decoder, an audio decoder and a system controller or the like are integrated on one chip.例文帳に追加

本発明は、１チップにビデオ復号器、オーディオ復号器、システム制御装置などの複数の機能を統合した集積回路のために必要な外部メモリのメモリバンド幅を削滅することを目的とする。 - 特許庁

To enable making into multiple-pin constitution and superior compatibility that can switch types of chips as well as achieve a package of the minimal size, when a memory or a memory logic mixed chip is packaged in a CSP structure.例文帳に追加

メモリまたはメモリ−ロジック混載チップをＣＳＰ構造でパッケージ化するにあたって、多ピン化が図れ、品種切替えも可能で互換性に優れ、またパッケージサイズを必要最小限で構成することができる。 - 特許庁

The selection of the flash memory to be written is decided by whether data of 'A15' in a low address is a low level or a high level, and an interface chip 4 issues an invalid command to the flash memory not to be written.例文帳に追加

書き込みを行なうフラッシュメモリの選択は、ロウアドレスにおける’Ａ１５’のデータがハイレベルかロウレベルかで判断し、書き込みを行なわないフラッシュメモリには、インタフェースチップ４が無効コマンドを発行する。 - 特許庁

Each of the memory chips 53-0, 53-1, 53-2, 53-3 carries out corresponding processing when acquiring a command addressed to itself, then eliminates the command addressed to itself and outputs only a command addressed to the memory chip existing in a post-stage, to the post-stage.例文帳に追加

各メモリチップ53-0,53-1,53-2,53-3は、自分宛のコマンドを取得したとき、対応する処理を実行し、その後、自分宛のコマンドを除去し、後段に存在するメモリチップ宛のコマンドのみを後段に出力する。 - 特許庁

This semiconductor memory card includes: a plurality of semiconductor memory chips; a controller chip which controls the plurality of semiconductor memory chips; and a substrate mounted with the plurality of semiconductor chips on one surface and the controller chip mounted on the other surface corresponding to a position in which the external force of the first surface is concentrated.例文帳に追加

本発明の実施の形態に係る半導体メモリカードは、複数の半導体メモリチップと、前記複数の半導体メモリップを制御するコントローラチップと、一方の面に前記複数の半導体メモリチップが実装され、前記一方の面側の外力が集中する位置に対応する他方の面に前記コントローラチップが実装された基板と、を備える。 - 特許庁

To provide a memory control device that can smoothly read out data under a condition that a plurality of chip sets of different bit configurations are mixed.例文帳に追加