「memory chip」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

A method for accessing a memory chip comprises: a step in which a plurality of first input pins and a plurality of second input pins are provided at the memory chip; a step in which a plurality of row address signals are input respectively to the first input pins; and a step in which a plurality of column address signals are input respectively to the second input pins.例文帳に追加

メモリチップにアクセスする方法は、メモリチップに複数の第一入力ピンと複数の第二入力ピンを設ける段階と、複数の行アドレス信号をそれぞれ前記第一入力ピンに入力する段階と、複数の列アドレス信号をそれぞれ前記第二入力ピンに入力する段階とを含む。 - 特許庁

The first register pair and the second register pair are arranged by being shifted in the height direction, one outputted signal is applied to the memory chip positioned on the left side of the first register pair or the second register pair, and the other signal is applied to the memory chip positioned on the right side of the first register pair or the second register pair.例文帳に追加

第１レジスター対及び第２レジスター対は、高さ方向に相互ずらして配置され、出力される一方の信号は、第１レジスター対または第２レジスター対の左側に位置したメモリチップに印加され、他方の信号は第１レジスター対または第２レジスター対の右側に位置したメモリチップに印加される。 - 特許庁

To provide a nonvolatile ferroelectric memory which can enhance a chip working speed by reducing bitline capacitance, and to provide a method for driving the nonvolatile ferroelectric memory by which pre-charge time can be reduced, by performing a write operation even in an active area through composing a chip which can work under low voltage by a self boost operation.例文帳に追加

ビットラインキャパシタンスを減少させて、チップ動作速度を改善できる強誘電体メモリを提供し、また、セルフブースト動作によって低電圧でも動作することができるチップを構成し、アクティブ領域でも書込み動作を行うことにより、プリチャージタイムを減らすことができる強誘電体メモリの駆動方法を提供する。 - 特許庁

A semiconductor device includes: a nonvolatile memory which stores data of n words (n is an integer equal to or larger than 2), and can be accessed in synchronization with access clocks when a chip enable signal is active; and a counter circuit which counts the access clocks, prohibits access to the nonvolatile memory when a count value reaches n, and is reset when the chip enable signal becomes inactive.例文帳に追加

ｎワード（ｎは２以上の整数）のデータを記憶し、チップイネーブル信号がアクティブなときにアクセスクロックに同期してアクセス可能な不揮発性メモリと、アクセスクロックを計数し、計数値がｎに達すると、不揮発性メモリに対するアクセスを禁止し、チップイネーブル信号が非アクティブになるとリセットされるカウンタ回路と、を備える。 - 特許庁

At this time, a shape of the pad PD1 connected to the lead R is made a rectangle, and a short side of the rectangle is arranged in a y-direction, thereby a clearance between the pad PD1 and a nonvolatile memory chip CHP2 is made larger than a moving distance of a capillary to the nonvolatile memory chip CHP2 side in the reverse motion.例文帳に追加

このとき、リードＲと接続するパッドＰＤ１の形状を長方形とし、長方形の短辺をｙ方向に配置することにより、リバースモーションでキャピラリが不揮発性メモリチップＣＨＰ２側に移動する移動距離よりも、パッドＰＤ１と不揮発性メモリチップＣＨＰ２との間のクリアランスを大きくする。 - 特許庁

At this time, the data allocation part 12 divides the subdata of each piece of data into two and makes 1st and 2nd successive addresses of a memory chip 14 hold them divisionally in the data write mode, and combines them together and output the pieces of subdata read out of the 1st and 2nd addresses of the memory chip 14 in the data read mode.例文帳に追加

その際、データ割付部１２は、データ書き込み時には、各データのサブデータを２つに分割してメモリチップ１４の連続する第１および第２のアドレスに分けて保持させ、データ読み出し時には、メモリチップ１４の第１および第２のアドレスから読み出した各サブデータより各データを合成して出力する。 - 特許庁

When transferring data of the memory chip 24 to the bus slave 12, the bus master 16 reads out the data from the memory chip 24 without waiting for the next DMA request according the first DMA request, and stores the data in a buffer 20, and immediately outputs the storage data of the buffer 20 to the bus 10 as soon as the DMA request is received.例文帳に追加

バス・スレーブ１２へのメモリ・チップ２４のデータの転送時では、バス・マスタ１６は、最初のＤＭＡリクエストに伴い、次のＤＭＡリクエストを待たずに、メモリ・チップ２４からデータを読出して、バッファ２０に貯留し、ＤＭＡリスエストを受けしだい、バッファ２０の貯留データを直ちにバス１０へ出力する。 - 特許庁

In the computer system, a chip set 110 as a circuit to manage data transfer between a processor 101 and a memory 107, and an expansion card 106 comprises a circuit 203 to record memory accesses issued by the processor 101 or the expansion card 106 or access history to the expansion card 106 in the chip set.例文帳に追加

計算機システムの内部で、プロセッサ１０１及びメモリ１０７、拡張カード１０６間のデータの受け渡しを管理する回路であるチップセット１１０に、プロセッサ１０１または拡張カード１０６が発行したメモリアクセスもしくは拡張カード１０６へのアクセスの履歴を、チップセット内に記録する回路２０３を備える。 - 特許庁

The presence or absence of any failure in each IC chip 12-14 is diagnosed from diagnostic data stored in a memory 21 of electronic equipment 11, and invariable data stored in the memory 21 are compared with invariable data stored in the memory 21 at the time of shipping so that the presence or absence of any failure in the memory 21 can be diagnosed by a computer 31.例文帳に追加

コンピュータ３１によって、電子機器１１のメモリ２１に記憶されている診断データからＩＣチップ１２〜１４の夫々における故障の有無を診断し、メモリ２１に記憶されている不変データと出荷時にメモリ２１に記憶されていた不変データとを比較することによってメモリ２１における故障の有無を診断する。 - 特許庁

An interface enables verifying of incorporating memory-macro design using a test interface, the test interface enables that an input signal from a tester of a half rate and a narrow word performs all memory macro- operation over width of a wide memory-macro input/output architecture (I/O) by comprising an on-chip test circuit being separated from a memory-macro.例文帳に追加

インターフェイスは、テストインターフェイスを用いて組込みメモリマクロ設計の検証を可能にし、該テストインターフェイスはメモリマクロと別々のオンチップテスト回路を含むことにより、ハーフレートで狭いワードのテスタからの入力信号が、広いメモリマクロ入力／出力アーキテクチャ（「Ｉ／Ｏ」）の幅をわたってすべてのメモリマクロ動作を行なうことを可能にする。 - 特許庁

To provide a semiconductor device having a nonvolatile memory circuit capable of being easily manufactured and writing in additionally, and an antenna, and to provide a manufacturing method thereof, and further, to prevent unauthorized rewriting of information of a wireless chip and forgery of the wireless chip itself and to ensure a security of the wireless chip.例文帳に追加

不揮発性であって、作製工程が簡単であり、追記が可能な記憶回路およびアンテナを有する半導体装置及びその作製方法の提供を課題とし、さらに不本意な無線チップの情報の書き換え防止や、無線チップ自体の偽造防止を図り、無線チップのセキュリティの確保を課題とする。 - 特許庁

To provide a semiconductor device having a memory circuit which is nonvolatile and able to be manufactured easily and be written additionally and an antenna, and to provide a manufacturing method thereof, and further to prevent unauthorized rewriting of information of a wireless chip and forgery of a wireless chip itself and to ensure a security of a wireless chip.例文帳に追加

不揮発性であって、作製工程が簡単であり、追記が可能な記憶回路およびアンテナを有する半導体装置及びその作製方法の提供を課題とし、さらに不本意な無線チップの情報の書き換え防止や、無線チップ自体の偽造防止を図り、無線チップのセキュリティの確保を課題とする。 - 特許庁

To provide a configuration to prevent an operating current from increasing without any increase in cost even when a memory mixedly mounted logic chip mounted with a phase change memory and a logic circuit is configured such that the phase change element is disposed below lowest-layer wiring.例文帳に追加

相変化メモリとロジック回路とを搭載するメモリ混載ロジックチップにおいて、相変化素子を最下層配線よりも下に配設した構成においても、コストの増大をもたらさず、動作電流の増大も防止した構成を提供する。 - 特許庁

The control circuit 201 having the chip connection part 300 also is decided fixedly independently of capacity of a provided memory cell array so that read and write of data for the memory cell array of the maximum capacitor can be controlled.例文帳に追加

前記チップ接続部３００を持つ制御回路２０１も、最大容量のメモリセルアレイに対するデータの読み出し及び書き込みを制御できるように、備えられるメモリセルアレイの容量に拘わらず固定的に決定される。 - 特許庁

To provide an MCP-type semiconductor memory device including a plurality of memory chips, which can be easily designed and manufactured and is equipped with a failed-cell repair function allowing minimization of an increase in chip area.例文帳に追加

複数のメモリチップを含むＭＣＰ型半導体メモリ装置において、設計および製造が容易であり且つチップ面積の増大を極力抑えることができる不良セル救済機能を備えた半導体メモリ装置を提供する。 - 特許庁

The non-volatile memory device integrates a memory cell array 2, a voltage generating circuit REG supplying operation voltage Vr to be adjusted to a ward line LWL1, and short circuit detecting circuit 10 in the same chip 100.例文帳に追加

不揮発性メモリ装置は同一チップ（１００）に、メモリセルのアレイ（２）と、選択したワード線（ＬＷＬ１）に被調整動作電圧（Ｖｒ）を供給する電圧発生回路（ＲＥＧ）と、短絡検出回路（１０）とを集積している。 - 特許庁

In the reconfiguration of this gate array, an optical memory 3 is arranged on the chip and this optical memory 3 is irradiated with light, and by simultaneously irradiating each of the light receiving elements with optical signals depending on programs, the logic cell is reconfigured.例文帳に追加

このゲートアレイを再構成するに際し、チップ上に光メモリ３を配置し、この光メモリ３に光を照射して、受光素子のそれぞれにプログラムに応じた光信号を同時に照射することにより、ロジックセルを再構成する。 - 特許庁

Thus, the substrate supply wirings 5a and 5b are formed between the memory mats 11 and the substrate potential control circuit 7 is allocated at both, left and light, end parts of the memory mats 11, so that the layout area of the semiconductor chip is significantly reduced.例文帳に追加

よって、基板給電配線５ａ，５ｂをメモリマット１_1 の間に形成し、基板電位制御回路７をメモリマット１_1 の左右両端部に配置することによって、半導体チップのレイアウト面積を大幅に縮小できる。 - 特許庁

RECORDING METHOD FOR HIERARCHICAL BUFFER MEMORY AND HIERARCHICAL BUFFER MEMORY STRUCTURE AND DATA REPRODUCTION METHOD AND DEVICE THEREFOR AND VIDEO DATA EDITION SYSTEM AND COMPUTER READABLE RECORDING MEDIUM AND SYSTEM ON CHIP TYPE INTEGRATED DEVICE例文帳に追加

階層型バッファメモリの記録方法および階層型バッファメモリ構造およびデータ再生方法およびデータ再生装置およびビデオデータ編集システムおよびコンピュータ読み取り可能な記録媒体およびシステム・オン・チップ型集積装置 - 特許庁

To prevent that a holding time of data '1' in a cell is made shorter without increasing the cost by increasing chip area even when miniaturization and increase of memory capacity are contrived, in a semiconductor memory requiring refresh operation.例文帳に追加

リフレッシュ動作を必要とする半導体記憶装置であって、微細化やメモリ容量の増加を図る場合であっても、チップ面積の増加によるコスト増を招くことなく、セルにおける“１”データの保持時間が短くならないようにする。 - 特許庁

In the system LSI carrying the large-scale logic circuit and the memory, the on-chip first memory allows error correction according to the error correction code, so that soft error resistance to the stored information can be improved.例文帳に追加

大規模論理回路とメモリを搭載した所謂システムＬＳＩにおいて、オンチップの第１メモリは誤り訂正コードによる誤り訂正が可能にされるから、その記憶情報に対しするソフトエラー耐性を向上させることができる。 - 特許庁

To provide a semiconductor memory device which enables to construct a hierarchical input/output line structure regardless of the number of sub-arrays, to reduce a chip size, and to retain the continuity among a memory cell array, a bit line sense amplifier, and a column decoder.例文帳に追加

サブアレイの数に関係なく階層型入出力ライン構造を構成でき、チップサイズを小さくすることができ、しかもメモリセルアレイ、ビットラインセンス増幅器およびカラムデコーダの連続性を保持できる半導体メモリ装置を提供する。 - 特許庁

To allow each memory array to operate independently, and eliminate bus arbitration between a plurality of CPU chips when memories are integrated by providing a plurality of memory arrays in one chip in a system in which the plurality of CPU chips use a plurality of memories.例文帳に追加

複数のＣＰＵで複数のメモリを使用するシステムにおいて、１チップに複数のメモリアレイを持たせてメモリを統合する場合、各メモリアレイ毎に独立の動作が可能であり、且つＣＰＵ間でのバス調停を不要にする。 - 特許庁

To provide a semiconductor memory in which obtaining a redundant relieving address and interference test between adjacent memory cells can be performed in one kind of an IO reduction test, and which can contribute to reduction of the chip size, shortening of the test time, and reduction of the unit cost.例文帳に追加

１種のＩＯ縮約テストで、冗長救済アドレス取得と隣接するメモリセル間の干渉試験を可能とし、チップサイズの縮小、テスト時間および原価低減に寄与することができる半導体記憶装置を提供する。 - 特許庁

To improve convenience of a device by realizing a flash memory and the like capable of being selectively operated in a binary mode or a quaternary mode, performing high speed access and reducing chip size is reduced thereby increasing the operation speed of a flash file system and the like including the memory.例文帳に追加

選択的に２値又は４値モードで動作することができ、高速アクセスが可能で、チップサイズの縮小を図ったフラッシュメモリ等を実現して、これを含むフラッシュファイルシステム等の高速化を図り、その利便性を高める。 - 特許庁

In the storage device, an uploading module which reads driver information and a driver out of some area of a flash memory chip with an MMC standard instruction and sends them to a host is incorporated in a controller chip 150.例文帳に追加

本発明は上記問題を解決したものであり、コントローラチップ１５０に、ＭＭＣ標準命令においてフラッシュメモリチップのある領域よりドライバ情報及びドライバを読み出し、ホストへ送信するための仕組みであるアップロードモジュールを組み込む。 - 特許庁

The wiring board 10 is arranged in a manner to surround four sides of the controller chip 2, and the wire bonding terminal of the wiring board 10 is arranged close to the wire bonding terminal of the memory chip 1 as well as the wire bonding terminal of the BGA substrate 3.例文帳に追加

配線基板１０は、コントローラチップ２の四辺を包囲する状態で配置され、配線基板１０のワイヤボンディング用端子がメモリチップ１のワイヤボンディング用端子及びＢＧＡ基板３のワイヤボンディング用端子と近接する位置に配置されている。 - 特許庁

This semiconductor device 41 is constructed by connecting a connection pad for the second IC chip CH2 having a non-volatile memory for storing the reference data and a connection pad for the first IC chip CH1 having the data processing function to each other by COC connection via a bump.例文帳に追加

不揮発性メモリを有して、参照データが格納される第２ＩＣチップＣＨ２の接続用パッドと、データ処理機能を有する第１ＩＣチップＣＨ１の接続用パッドとを、バンプを介してＣＯＣ接続して半導体装置４１を構成する。 - 特許庁

The internal memory of the nature sound semiconductor ROM chip is divided into about 6 sections, the listener can externally select any of the sections by using pushbutton switches S1-S6 and the chip inside is configured so that various different nature sounds can respectively be endless for the listening operation.例文帳に追加

環境音半導体ＲＯＭチップは内部メモリーを６分割程度のセクションに分けて外部から押しボタンスイッチＳ１〜Ｓ６で選択できるようにして各種の異なった環境音がそれぞれエンドレス動作になるようにチップ内部を構成した。 - 特許庁

The reader/writer 20 transmits the electronic money based on the satisfaction information E, to the closed memory area 240 that is a common area of the noncontact type IC chip, when settling a transaction using the electronic money with respect to the noncontact type IC chip.例文帳に追加

リーダ／ライタ２０は、非接触型ＩＣチップとの間で電子貨幣を用いた取引の決済を行う際に、充足情報Ｅに基づいた電子貨幣を、非接触型ＩＣチップの共通領域であるクローズドメモリ領域２４０に送信する。 - 特許庁

A user using a copying machine 32 possesses a portable terminal 60 equipped with a radio communication part 64 capable of making a communicating with a server computer 88 and incorporated with an IC chip 46, and balance information representing a settlement possible balance is stored in a memory 58 of the IC chip 46.例文帳に追加

複写機32を利用するユーザーは、サーバ・コンピュータ88と通信可能な無線通信部64を備えICチップ46を内蔵した携帯端末60を所持しており、ICチップ46のメモリ58には決済可能残高を表す残金情報等が記憶されている。 - 特許庁

To provide a nonvolatile memory which is configured so that when two kinds of transistors exist in a chip, that is, when the chip is constituted of thin-film transistors and thick-film transistors, a circuit which is constituted of the thin-film transistors is made not to be destroyed.例文帳に追加

チップ内に２種類のトランジスタが存在する場合、すなわち薄膜トランジスタと厚膜トランジスタとで構成されている場合には、薄膜トランジスタで構成される回路が破壊されないようにする不揮発性記憶装置を提供する。 - 特許庁

A single integrated drive chip 180 is mounted on the liquid crystal display panel 110, the chip including a controller 182, a memory 183, a level shifter 184, a source driver 185, a common voltage generator 186, and a DC/DC converter 187.例文帳に追加

また、前記液晶表示パネル１１０上にはコントローラ部１８２、メモリ部１８３、レベルシフト部１８４、ソース駆動部１８５、共通電圧発生部１８６及びＤＣ／ＤＣコンバータ１８７を含む一つの統合駆動チップ１８０が装着される。 - 特許庁

To solve such a problem that in a test of a semiconductor memory, as a chip itself does not store nature of the chip, in order to perform analysis of a defective product by a wafer test after assembling, a test corresponding to the wafer test must be performed again and a defective product must be selected.例文帳に追加

半導体記憶装置の検査において、チップの素性をチップ自身は記憶していないので、ウエハ検査不良品の解析を組み立て後に行うためには再度、ウエハ検査相当の検査を実施して不良品を選別しなければならない。 - 特許庁

To readily provide a semiconductor device for solving a problem for manufacturing a system on a chip by a manufacturing method which is a combination of a memory specific manufacturing process and a logic-specific manufacturing process; and a number of LSI chips in the system on a chip are sealed by resin.例文帳に追加

メモリ特有の製造プロセスとロジック特有の製造プロセスとを組み合わせたシステムＬＳＩを製造するための問題を解決し、システムＬＳＩを複数のＬＳＩチップを樹脂にて封止した半導体装置を容易に提供する。 - 特許庁

To obtain the image reader where an interval among 3 primary color signal line sensors is not widen, a capacitance of an inter-line distance correction memory used externally is not increased, a chip area is not widened in the case that the reader is realized to be an IC chip and image processing is not made complicated.例文帳に追加

３原色信号用ラインセンサ間の間隔が広くならず、外部で使用するライン間距離補正メモリの容量が大きくならず、ＩＣチップ化した場合、チップ面積が広くならずして、画像処理が複雑にならないものを得る。 - 特許庁

In the ferroelectric random access memory device, a pulse generator circuit generates a pulse signal in response to the transition of an address and a chip enable buffer circuit activates a chip enable flag in response to a first transition of the pulse signal.例文帳に追加

本発明の強誘電体ランダムアクセスメモリ装置によると、パルス発生回路はアドレスの遷移に応答してパルス信号を発生し、チップイネーブルバッファ回路は前記パルス信号の第１遷移に応答してチップイネーブルフラグ信号を活性化させる。 - 特許庁

The semiconductor integrated circuit system is equipped with a semiconductor chip and a nonvolatile memory cell which is arranged on this chip, memorizable of data of three or more values and rewritable of data, and changes two or more distribution widths of a write threshold voltage according to two or more write levels.例文帳に追加

半導体チップと、このチップに配置され、３値以上のデータを記憶可能で、かつ、データの書き換え可能な不揮発性メモリセルと、を備え、２以上ある書き込みしきい値電圧の分布幅を、２以上ある書き込みレベルに応じて変える。 - 特許庁

The battery pack determines the opened state of the safety valve 1A from the memory-stored information stored in the IC chip 4 by protecting the IC chip 4 from an ejected object of the opened safety valve 1A by the heat-resistant plate member 6 buried in the partition 5.例文帳に追加

パック電池は、隔壁５に埋設される耐熱性板部材６でもって、開弁した安全弁１Ａの噴出物からＩＣチップ４を保護して、ＩＣチップ４に記憶されるメモリ記憶情報から安全弁１Ａの開弁状態を判別する。 - 特許庁

To provide a semiconductor memory in which driving speed for word lines can be increased more than conventional ones, and a chip can be miniaturized by suppressing layout area to the minimum when the device is made a chip as a semiconductor integrated circuit.例文帳に追加

ワード線への駆動を従来に比べてより高速化することができるとともに、半導体集積回路としてチップ化する場合のレイアウト面積を小さく抑えて、そのチップを小型化することができる半導体記憶装置を提供する。 - 特許庁

This memory module including semiconductor memory chip is provided with a reference voltage generation circuit for generating a reference voltage to decide a High level and a Low level of one two signals in one of two pads installed in a semiconductor memory chip to which complementary two signals to determine the timing of data transfer are input/output.例文帳に追加

半導体記憶チップを含むメモリモジュールが、データ転送のタイミングを決める互いに相補的な２つの信号が入出力される半導体記憶チップが有する２つのパッドのうち一方のパッドに、２つの信号のうち一方の信号のＨｉｇｈレベルとＬｏｗレベルとを判定する基準電圧を生成して２つの信号のうち他方の信号に換えて印加する基準電圧生成回路を有する。 - 特許庁

To provide a data write-in device in which common data written in a memory for reading only and individual data are written in a chip with one process and which is suitable for mass production.例文帳に追加

読み取り専用メモリに書き込む共通データと個別データとを一つの工程でチップに書き込み、かつ、大量生産に好適なデータ書き込み装置を提供する。 - 特許庁

To realize an efficient data compression test by a smaller number of wirings in a data compression testing technique of a memory chip.例文帳に追加

本発明は、メモリチップのデータ圧縮テスト技術に関し、より少ない配線数で、効率の良いデータ圧縮テストを実現できるようにすることを最も主要な特徴とする。 - 特許庁

To solve the problem that chip size is unnecessarily enlarged by assignment of a mode identification signal needed only for initial operation (e.g., identification signal of memory model, etc.) to an exclusive pin.例文帳に追加

初期動作のみに必要なモード識別信号（例えば、メモリ機種の識別信号等）を専用ピンに割り当ててしまうことにより、無駄にチップサイズを大きくしてしまう。 - 特許庁

To provide a semiconductor memory in which a defective word line can be relieved increasing hardly chip size and a problem relating to layout is not caused even if miniaturization is progressed.例文帳に追加

チップサイズをほとんど増大させずにワード線不良を救済でき、微細化が進んでもレイアウト上の問題を生じない半導体記憶装置を提供する。 - 特許庁