memory chipの部分一致の例文一覧と使い方
該当件数 : 1623件
To provide a multi-chip package device which includes two or more memory chips and is capable of effectively accessing a bootcode for executing a priority processing instruction, and method of driving the same.例文帳に追加
2以上のメモリチップを含み、優先処理命令を実行するブートコードを効果的にアクセス可能であるマルチチップパッケージデバイス及びその駆動方法を提供する。 - 特許庁
To provide a communication channel system and a method improved for using a fiber channel cyclic redundancy cord (CRC) for data integrity in an on-chip memory.例文帳に追加
オンチップメモリ中でのデータ健全性のためのファイバチャンネル巡回冗長コード(CRC)を用いるための改良した通信チャンネルシステムおよび方法を提供する。 - 特許庁
To provide the image input device having an image sensor consisting of chips that can make steps of the density at chip borders less prominent with a small capacity of a correction memory.例文帳に追加
複数チップで構成されているイメージセンサを有する画像入力装置において、少ない補正メモリ用でもってチップ境界の濃度の段差を目立たなくすること。 - 特許庁
To realize reduction of chip area, shortening of a test time, and reduction of a cost by a method for an embeded self-test of a memory by which a defective bit can be detected, analyzed, and restored.例文帳に追加
欠陥ビットの検知、分析、修復可能な埋込型メモリーセルフテスト方法により、チップ面積の縮小化、テスト時間の短縮化、コスト削減を実現する。 - 特許庁
To provide an inspection device that determines a defect of a semiconductor chip formed on a semiconductor wafer with high sensitivity up to the most peripheral part of a memory mat portion, and to provide an inspection method thereof.例文帳に追加
半導体ウェーハに形成された半導体チップのメモリマット部の最周辺部まで高感度に欠陥判定できる検査装置およびその検査方法を提供する。 - 特許庁
This on-vehicle recorder 1 has: the one-chip data processor 10 coupled to signal lines transmitting the functional information indicating vehicle conditions; and an external memory 40.例文帳に追加
本発明の車載レコーダ(1)は車両の状態を表す機能情報が伝達される信号線に結合されるワンチップのデータプロセッサ(10)と外部メモリ(40)を有する。 - 特許庁
To increase a buffer memory of a plurality of hard disk drives, specifically one HDD system on chip, and to provide an improved business-use device including an HDD SOC.例文帳に追加
複数のハード・ディスク・ドライブ、具体的には、一つのHDDシステム・オン・チップのバッファ・メモリを増すこと、およびHDD SOCを含む改善された業務用装置を提供する。 - 特許庁
To provide a structure of a semiconductor memory device and a writing method thereof, which reduces a leak current flowing in a bit line during writing while suppressing increase in chip area.例文帳に追加
チップ面積の増大を抑制しつつ、書き込み時にビット線に流れるリーク電流を低減しうる半導体記憶装置の構造及びその書き込み方法を提供する。 - 特許庁
To cause an inversion chip enable-signal to go into 'don't care' state at an initial busy period and plural memories operate to be interleaved at the read-operation of a non-volatile memory.例文帳に追加
不揮発性メモリのリード動作時において、最初のビジー期間で反転チップイネーブル信号をドントケアさせることおよび複数個をインタリーブするように動作させること。 - 特許庁
To provide a ferroelectric memory device in which an FRAM chip normally operates even the driving voltage is not boosted and under a condition of more than critical voltage.例文帳に追加
駆動電圧をブーストしなくなり、臨界電圧以上の条件でもFRAMチップが正常に動作することのできる強誘電体メモリ装置を提供する。 - 特許庁
To provide a semiconductor device comprising a memory cell array having a hierarchical bit line configuration, which has a small circuit scale and can suppress an increase in a chip area and timing skew.例文帳に追加
ビット線構成が階層化されたメモリセルアレイにおいて、回路規模が小さくチップ面積の増加及びタイミングスキューを抑制可能な半導体装置を提供する。 - 特許庁
To reduce a circuit scale and shorten a time required for a burn-in test, in a semiconductor device mounted mixedly with a logic circuit and a memory on the same chip.例文帳に追加
同一チップ上にロジック回路とメモリが混載された半導体装置において、回路規模を縮小するとともにバーンイン試験に要する時間を短縮することを可能にする。 - 特許庁
A memory IC chip 3 and an antenna pattern 4 are formed on a circuit board 5 and the circuit board 5 is surrounded so as to be held with a surface plate 6 formed from a resin sheet.例文帳に追加
メモリICチップ3及びアンテナパターン4を回路基板5に形成し、樹脂シートから形成される表面板6で回路基板5を挟むように取り囲む。 - 特許庁
To eliminate restriction of wirings and arrangement of bumps due to the existence of a fuse elements group, in a hybrid semiconductor chip including a logic circuit section and a memory macro section on a same substrate.例文帳に追加
論理回路部とメモリマクロ部を同一基板に備えた混載型の半導体チップにおいて、ヒューズ素子群の存在による配線やバンプの配置の制約をなくす。 - 特許庁
To provide an associative memory used suitably in a field of band compression of video in a mobile communication terminal, artificial brain, or the like with a plurality of chips or only one chip.例文帳に追加
複数のチップ又は1チップのみで、移動通信端末でのビデオ映像の帯域圧縮や人工頭脳等の分野で好適に使用される連想メモリを提供する。 - 特許庁
To provide a semiconductor storage device, wherein a chip area can be reduced by using a vertical transistor in an end region of a memory cell array region as a portion of a predetermined circuit.例文帳に追加
メモリセルアレイ領域の端部領域の縦型トランジスタを所定の回路の一部として利用してチップ面積を削減可能な半導体記憶装置を提供する。 - 特許庁
To prevent the increase of chip size and the degradation of picture quality as much as possible and to make performable the access operation to a memory by a CPU in a time as short as possible.例文帳に追加
チップサイズの増大および画質の劣化を可及的に防止するとともに、CPUによるメモリへのアクセス動作を可及的に短時間で行うことを可能にする。 - 特許庁
To suppress changes in circuit characteristics due to the input/output data width in a semiconductor memory having a floor plan, wherein a peripheral circuit is arranged concentrated at the center of a chip.例文帳に追加
チップの中央に周辺回路が集中配置されたフロアプランを有する半導体記憶装置において、入出力データ幅による回路特性の変化を抑制する。 - 特許庁
To provide a milling device which can observe a section of an interface between different materials of a memory chip having the big size of a sample, by using a small and simple ion gun.例文帳に追加
小型で簡易なイオンガンを用いた装置で大きな試料サイズのメモリチップの材質の異なる界面の断面観察を可能とするミリング装置を提供する。 - 特許庁
A temperature information output section 40 outputs combined temperature information to the outside of the memory chip on the basis of the temperature information generated by the plurality of temperature sensors 20.例文帳に追加
温度情報出力部40は、複数の温度センサー20によって生成された温度情報に基づいてメモリチップの外部に総合温度情報を出力する。 - 特許庁
To provide a semiconductor package capable of supporting an overhanging portion of a semiconductor chip in a laminated semiconductor package structure, and an electronic device and a memory storage apparatus using the semiconductor package.例文帳に追加
積層半導体パッケージで半導体チップのオーバーハングを支持することができる半導体パッケージ並びにこれを用いた電子装置及びメモリ保存装置を提供する。 - 特許庁
To provide a semiconductor device capable of improving respective resistance when a split gate type memory transistor, a capacity element and another capacity element are mixed on the same chip.例文帳に追加
スプリットゲート型メモリトランジスタと、容量素子と、他の容量素子と、を同一チップに混載するとき、それぞれの耐圧を向上させることができる半導体装置を提供すること。 - 特許庁
To provide a layered chip package for implementing a memory device, which can easily form wiring for electrical connections among chips and can improve wiring reliability.例文帳に追加
メモリデバイスを実現する積層チップパッケージにおいて、チップ間の電気的接続を行う配線を容易に形成でき、且つ配線の信頼性を高めることができるようにする。 - 特許庁
Original data are written in a memory inside a chip on an IC card and original data enciphered by a function (g) and a key Kg are written in a hologram on the IC card beforehand.例文帳に追加
予めICカード上のチップ内メモリにオリジナルデータを、ICカード上のホログラムにオリジナルデータを関数gと鍵Kgで暗号化したものを書き込んで置く。 - 特許庁
To provide a nonvolatile semiconductor storage device which can perform the defective bit sensing of a memory cell which can store multi-value data in a chip, and its automatic test method.例文帳に追加
多値データを記憶可能なメモリセルの不良ビット検出をチップ内部で行うことが可能な不揮発性半導体記憶装置及びその自動テスト方法を提供する。 - 特許庁
Additionally, the semiconductor memory chips 1 to which different chip identification numbers are set respectively are assembled to packages that can be laminated, and signal connection is mutually made for forming modules.例文帳に追加
さらに、それぞれ異なるチップ識別番号を設定した半導体メモリチップ1をそれぞれ積層可能なパッケージに組み立て、相互に信号接続することでモジュール化する。 - 特許庁
To provide a nonvolatile semiconductor memory in which scale of a charge-pump circuit for generating negative voltage is reduced, or the circuit itself is made unnecessary, and chip area is reduced.例文帳に追加
負電圧発生用のチャージポンプ回路の規模を低減し、又は回路自体を不要とし、チップ面積を縮小した不揮発性半導体記憶装置を提供する。 - 特許庁
This image forming apparatus 1 is equipped with a memory 1a, an operation part 1b, a main control part 3, and the process cartridge 2 which incorporates the recording material 2a such as toner and an ID chip 2b.例文帳に追加
画像形成装置1は、メモリ1a、操作部1b、主制御部3及びトナーなどの記録材2aとIDチップ2bを内蔵するプロセスカートリッジ2を備えている。 - 特許庁
Flash memory array 11 is provided on the same chip as each SRAM0 and SRAM1 so as to be able to operate independent of the SRAM0 and the SRAM1.例文帳に追加
各SRAM0およびSRAM1と同一チップ上に、フラッシュメモリアレイ11が、各SRAM0およびSRAM1とは独立して動作可能に設けられている。 - 特許庁
To provide a semiconductor memory device which can obtain redundancy saving fuse blown-out information without increasing the chip size, and provide a method of reading the redundancy saving address.例文帳に追加
チップ面積を増加させずに冗長救済用のヒューズの切断情報を得ることができる半導体記憶装置と冗長救済アドレスの読み出し方法を提供する。 - 特許庁
To provide a non-volatile semiconductor memory in which data can be read out from a different bank during write-in/erasion and the next command can be waited in a chip.例文帳に追加
書き込み/消去中に異なるバンクからデータ読み出し可能で、次のコマンドをチップ内に待機させることができる不揮発性半導体記憶装置を提供する。 - 特許庁
In an operation cycle, a memory chip 200 starts a refresh operation in synchronism with an ATD signal that indicate a change in an address after the generation of a refresh timing signal RFTM.例文帳に追加
メモリチップ200は、オペレーションサイクルでは、リフレッシュタイミング信号RFTMの発生後に、アドレスが変化したことを示すATD信号に同期してリフレッシュ動作を開始する。 - 特許庁
The recording medium (11) such as paper, a magnetic recording medium, and an optical disk recording medium is provided with a radio tag (12) of a contactless IC chip having a memory for storing information.例文帳に追加
本発明の、紙、磁気記録媒体、光ディスク記録媒体等の記録媒体(11)は、情報を記憶するメモリを有する非接触ICチップの無線タグ(12)を設けた。 - 特許庁
To provide a semiconductor memory circuit device constituted as a dual port RAM, which surely operates, with reduced chip area, and suppressed delay in reading data.例文帳に追加
デュアルポートRAMとして構成される半導体メモリ回路装置を提供するに際し、確実に動作し、チップ面積を低減し、データの読み出しの遅れを低減する。 - 特許庁
To provide an information processor capable of efficiently utilizing an on-chip memory which is accessible at high speed by a simple hardware structure and does not need special software processing.例文帳に追加
簡易なハードウェア構成で、かつ特別なソフトウェア処理を必要とせず、高速アクセス可能なオンチップメモリを効率的に利用できる情報処理装置を提供する。 - 特許庁
The second-type semiconductor chip includes a control circuit that controls writing and reading to and from the memory cells included in many first-type layer portions.例文帳に追加
第2の種類の半導体チップは、複数の第1の種類の階層部分に含まれる複数のメモリセルに対する書き込みと読み出しを制御する回路を含んでいる。 - 特許庁
To provide a technology for reducing a semiconductor chip area, in a nonvolatile semiconductor storage device having a split gate type memory cell of a MONOS method.例文帳に追加
MONOS方式のスプリットゲート型メモリセルを有する不揮発性半導体記憶装置において、半導体チップ面積の縮小を図ることのできる技術を提供する。 - 特許庁
To provide a non-volatile semiconductor memory device capable of improving an access time in a burst mode without enlarging a chip area nor increasing power consumption.例文帳に追加
チップ面積を大きくすることなくかつ消費電力を増加させずにバーストモードにおけるアクセスタイムを向上させることが可能な不揮発性記憶装置を提供する。 - 特許庁
A decoder circuit 1 generates an internal address signal of a FLASH memory chip FM based on inputted plural address signals when a signal CEB inputted from a terminal is a 'L' level.例文帳に追加
デコーダ回路1は、端子から入力される信号CEBが「L」レベルのとき、入力される複数のアドレス信号に基づき、FLASHメモリチップFMの内部アドレス信号を生成する。 - 特許庁
In the optical disk, since the cover layer side of the disk is the optical reading surface, the IC memory chip and the antenna coil can be arranged over a wide range on a substrate side.例文帳に追加
この光ディスクでは、ディスクのカバー層側が光学的読み取り面であるため、基板側にはICメモリチップとアンテナコイルを広い範囲にわたって配置可能である。 - 特許庁
From all GCBs on a chip except the GCB extracted in a step S1-1, a GCB which requires no propagation of the clock in the memory test is extracted (S1-2).例文帳に追加
チップ上の全GCBからステップS1−1で抽出したGCBを除外し、メモリ試験時にクロックを伝播させる必要のないGCBを抽出する(S1−2)。 - 特許庁
A trimming value is calculated inside the chip and stored in a nonvolatile memory, trimming data are taken out as necessary, and the Vt level of a reference cell and the frequency of an oscillator are adjusted.例文帳に追加
チップ内部でトリミング値を算出して不揮発性メモリに記憶し、必要に応じてトリミングデータを取り出して、リファレンスセルのVtレベルやオシレータの周波数を調整する。 - 特許庁
To provide a semiconductor integrated circuit device of which development costs are reduced and which has high versatility by easily configuring a circuit including various functions in addition to a non-volatile memory unit after a semiconductor chip is manufactured.例文帳に追加
本発明は、半導体チップの製造後に、不揮発性メモリユニットの他に種々の機能を持つ回路を容易に構成することを最も主要な特徴とする。 - 特許庁
The semiconductor package 60 is provided with a substrate, at least one memory chip and a molding resin layer and mounted inside the cavity, so as to expose the external contact pads 66.例文帳に追加
半導体パッケージ60は、基板と、1つ以上のメモリチップと、モルディング樹脂層とを含み、外部接触パッド66が露出するようにキャビティ内に実装されている。 - 特許庁
Since conventional reference cells can be eliminated, the chip size can be reduced, and discrimination errors due to the variations of the memory cells or temporal changes of retained charges are prevented.例文帳に追加
従来のリファレンスセルを削除できるのでチップ面積を削減できると共に、メモリセルのばらつきや保持電荷の経時変化に起因する誤判定を防止できる。 - 特許庁
Moreover, in the case of reading data, the internal ECC circuit 104 conducts decoding of the internal code and outputs reliability information of line data to the outside of the memory chip 102.例文帳に追加
また、データ読み出し時は、内部ECC回路104によって内符号の復号を行い、行データの信頼性情報をメモリチップ102の外部に出力する。 - 特許庁
To provide a highly reliable nonvolatile semiconductor memory device in which an electric field applied to an oxide film in erase operation can be relaxed while preventing an increase in chip area.例文帳に追加
チップ面積の増大を防止しつつ、消去動作時の酸化膜に掛かる電界を緩和できる信頼性の高い不揮発性半導体記憶装置を提供する。 - 特許庁
To suppress the decrease of obtainable number of chips even when the number of output terminals of a semiconductor chip increases in a LCD driver in which a memory circuit is constituted by a SRAM.例文帳に追加
メモリ回路部をSRAMで構成したLCDドライバにおいて、半導体チップの出力端子数が増加した場合でもチップ取得数の減少を抑制する。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|