「memory chip」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

A non-volatile memory element and the contactless IC chip containing an antenna is embedded into the toner cartridge casing by an insert molding method in molding.例文帳に追加

そして、トナーカートリッジ筐体の内部に、その成型時に不揮発性記憶素子およびアンテナを内蔵する非接触ＩＣチップＣをインサート成形法によって埋め込む。 - 特許庁

The conversion chip 40 includes an interface 100 for outputting data read from the flash memory card, and a shifter 98 for receiving a data signal and a clock signal.例文帳に追加

変換チップ４０は、フラッシュメモリカードから読み出されたデータを出力するためのインタフェース１００と、データ信号及びクロック信号を受信するシフタ９８とを含む。 - 特許庁

A bus 10 is used for data transfer between the bus master 16 and the bus slave 12, and use of the bus 10 is not required for data transfer between a memory chip 24 and the bus master 16.例文帳に追加

バス・マスタ１６及びバス・スレーブ１２間のデータ転送はバス１０が使用されるが、メモリ・チップ２４及びバス・マスタ１６間のデータ転送は、バス１０の使用は不要となる。 - 特許庁

To provide a nonvolatile semiconductor memory in which writing or reading can be performed by a simplified system without performing address management and a chip size can be reduced.例文帳に追加

アドレス管理を行わない簡易システムによる書き込みや読み出しが可能であり且つ、チップサイズの縮小を可能とした不揮発性半導体記憶装置を提供する。 - 特許庁

The ink bag set comprises an ink bag 11 containing the ink for printing and a memory chip 16 which has data relating to the ink bag 11 written therein and is separated from the ink bag 11.例文帳に追加

印刷用のインクが収容されたインクバッグ１１と、そのインクバッグ１１と別体をなし、インクバッグ１１に関するデータが書き込まれるメモリチップ１６とを備える。 - 特許庁

One page which is a data management unit in the flash memory chip MEM, comprises a data section which has a second data length which can be read or written from/to a storage controller SC, and a redundant section.例文帳に追加

フラッシュメモリ・チップＭＥＭ内のデータ管理単位である１ページは、ストレージコントローラＳＣから読み書き可能な第二のデータ長を有するデータ部と、冗長部とを有する。 - 特許庁

A function of the IC memory chip MT loaded on the base of bullet 10B which is not deformed even when a head of bullet 10F is deformed in firing off the bullet 10, can be kept.例文帳に追加

弾丸１０が発射されて弾頭部１０Ｆが変形しても変形が及ばない弾底部１０Ｂに搭載されたＩＣメモリチップＭＴの機能は維持される。 - 特許庁

To shorten the access delay time in a configuration provided with caches of plural hierarchies on a chip an instruction operating part and a memory.例文帳に追加

本発明は、命令演算部とメモリとを搭載したチップに複数階層のキャッシュを設ける構成において、アクセス遅延時間の短縮を図ることを目的とする。 - 特許庁

Further in the bullet where the whole bottom face 15 of the core 11 is covered with the metal jacket 16, the IC memory chip MT is held between the core 16 and the metal jacket 16.例文帳に追加

また、コア１１の底面１５全体がメタルジャケット１６によって被覆されている弾丸においては、コア１６とメタルジャケット１６との間にＩＣメモリチップＭＴ挟み込む。 - 特許庁

To provide a nonvolatile semiconductor memory device for shortening write time by suppressing an increase in chip area, and highly parallelizing data writing through a stable write operation.例文帳に追加

チップ面積の増大を抑制し、安定的な書込み動作でデータ書込みを高並列化し、書込み時間を短縮する不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a memory controller, a chip and a method for performing data transfer to an LCD (liquid crystal display) so that disturbance is not generated in the display of the LCD.例文帳に追加

本発明の目的は、ＬＣＤの表示に乱れが発生しないようにＬＣＤにデータ転送をおこなうためのメモリコントローラ、チップおよび方法を提供することにある。 - 特許庁

To provide a memory device in which the number of chips to be tested at once in one wafer can be maximized by minimizing the number of pins allotted to one chip.例文帳に追加

チップ１つに割り当てられるピン数を最小化することによって、１つのウェーハ内で一度にテストできるチップ数を最大化できるメモリ装置を提供すること。 - 特許庁

The EEPROM 13 is an electrically data writable and erasable nonvolatile memory, and on the test stage of the one-chip microcomputer 1, the tested result is written.例文帳に追加

ＥＥＰＲＯＭ１３は、電気的にデータの書き込み及び消去が可能な不揮発性のメモリであり、１チップ・マイクロコンピュータ１のテスト段階において、そのテスト結果が書き込まれる。 - 特許庁

Two kinds of modular substrates having a different pattern of wiring 6 including power supply voltage wiring 6 and ground potential wiring 6 are prepared and each modular substrate is mounted with a memory chip 2 and a control chip 3 thus realizing two kinds of multichip module having different word configuration or operation mode using identical memory chips 2.例文帳に追加

電源電圧配線６およびグランド電位配線６を含む配線６のパターンが異なる２種類のモジュール基板を用意し、これら２種類のモジュール基板にメモリチップ２およびコントロールチップ３を実装することにより、同一のメモリチップ２を使ってワード構成や動作モードといった機能の異なる２種類のマルチチップモジュールを実現する。 - 特許庁

With respect to the IC card with an improved forgery prevention effect, an IC chip having a memory and an identification body 13 made of a ferromagnetic material foil are provided on an IC card base material, and ID peculiar information is recorded in the identification body, and the same ID peculiar information as recorded information is stored in the memory of the IC chip.例文帳に追加

本発明の偽造防止効果を高めたＩＣカードは、ＩＣカード基材に、メモリーを有するＩＣチップと強磁性材箔からなる識別体１３を設けたＩＣカードであって、当該識別体にＩＤ固有情報を記録し、当該記録された情報と同一のＩＤ固有情報をＩＣチップのメモリーに記憶させたことを特徴とする。 - 特許庁

On a semiconductor wafer 20 are formed chip regions 21 containing memory area, scribe regions 24 for cutting the semiconductor wafer, pads 22 to be fed with electric signals from outside write data on the memory areas, and leading wirings 23 for electrically connecting the pads 22 to the memory areas.例文帳に追加

半導体ウエハ２０上に、記憶領域を内蔵するチップ領域２１、半導体ウエハを切断するためのスクライブ領域２４、記憶領域にデータを書き込むために外部から電気信号が供給されるパッド２２、およびパッド２２と記憶領域とを電気的に接続する引き出し配線２３を形成する。 - 特許庁

A memory chip 10 has a memory cell array 11 including a plurality of cell array areas 11a-11d for storing data, and a data register 13 including a plurality of data register areas 13a-13d corresponding respectively to the cell array areas 11a-11b for temporarily storing data of the memory cell array 11.例文帳に追加

メモリチップ１０は、複数のセルアレイエリア１１ａ乃至セルアレイエリア１１ｄを有してデータを記憶するメモリセルアレイ１１と、セルアレイエリア１１ａ乃至セルアレイエリア１１ｄと１対１で対応する複数のデータレジスタエリア１３ａ乃至データレジスタエリア１３ｄを有してメモリセルアレイ１１のデータを一時記憶するデータレジスタ１３とを備える。 - 特許庁

One chip is provided with: a CPU for interpreting data from a host device and execute the drawing process for developing the interpreted data; a built-in memory for storing the developed data from the CPU; and a transferring means for transferring the data stored in the built-in memory to the external memory for storing.例文帳に追加

ホスト装置からのデータを解釈し、その解釈されたデータを展開する描画処理を行うＣＰＵと、ＣＰＵの描画処理時に、該ＣＰＵからの展開データを蓄積する内部メモリと、内部メモリに蓄積されたデータを、外部メモリに保存するために転送する転送手段とを１つのチップ内に設ける。 - 特許庁

A multiapplication IC card (1) provided with a rewritable nonvolatile memory and an IC chip with a CPU while a plurality of applications can be mounted on the nonvolatile memory is provided with a means for enciphering mounted applications to save temporarily the applications to the external device (3) and releasing the nonvolatile memory.例文帳に追加

書換え可能な不揮発性メモリ、ＣＰＵ付きのＩＣチップを備え、不揮発性メモリに複数のアプリケーションを搭載可能なマルチアプリケーションＩＣカード（１）において、搭載されているアプリケーションを暗号化して一時的に外部装置（３）へ退避させ、前記不揮発性メモリを開放する手段を備えるようにしたものである。 - 特許庁

To increase the inspection efficiency of a semiconductor integrated circuit having an incorporated BIST circuit self-inspecting a memory part in a chip by making possible a check in arbitrary timing, without monitoring the pass/fail decision on the memory part all the times.例文帳に追加

メモリ部をチップ内部で自己検査するＢＩＳＴ回路を内蔵した半導体集積回路装置において、メモリ部のパス／フェイルの判定を常時監視していなくても任意のタイミングにおいてチェックできるようにして、検査効率を高める。 - 特許庁

To provide a nonvolatile memory device for reducing the chip size by removing a common source line, sharing a source selection transistor from which two memory blocks are applied with voltage via the source selection line, and its programming method and reading method.例文帳に追加

共通ソースラインを除去し、２つのメモリブロックがソース選択ラインを介して電圧の印加を受けるソース選択トランジスタを共有して、チップサイズを減らす不揮発性メモリ装置ならびにそのプログラム方法および読取り方法を提供する。 - 特許庁

When a chip selection signal CS1B is activated, the memory circuit section 110A performs a read or write operation via the data input/output terminal LDQ based on an address signal ADD regardless of the operation of the memory circuit section 110B.例文帳に追加

メモリ回路部１１０Ａは、チップ選択信号ＣＳ１Ｂが活性化されると、メモリ回路部１１０Ｂの動作とは無関係にアドレス信号ＡＤＤに基づいてデータ入出力端子ＬＤＱを介したリード動作又はライト動作を行う。 - 特許庁

Therefore, since the number of the ferroelectric memory cells to be connected to the wires can be increased without reduction in speed, the efficiency of the ferroelectric memory cell array can be extremely increased and as a result, the size of a chip can be reduced.例文帳に追加

したがって、速度低下なしに、配線に連結される強誘電体記憶セルの個数を増加させることができるので、強誘電体記憶セルアレイの効率を極大化することができ、結果的に、チップの大きさを減らすことができる。 - 特許庁

To suppress increment of chip area and rise of a manufacturing cost by suppressing increment of occupancy area of data lines for read-out, even when memory cells simultaneously read out are increased when a semiconductor memory such as page read-out substance coping with dual work, or the like is realized.例文帳に追加

デュアルワーク対応のページ読み出し品などの半導体メモリを実現する際に同時に読み出すメモリセルが増えた場合でも、読み出し用データ線の占有面積の増加を抑制し、チップ面積の増加、製造コストの高騰を抑制する。 - 特許庁

To control access to each memory area of an IC chip relating to a non-contact IC function, and to properly acquire information relating to the propriety of access to each memory area in a mobile communication terminal having a non-contact IC function.例文帳に追加

非接触ＩＣ機能を有する移動通信端末において、非接触ＩＣ機能に係るＩＣチップのメモリエリア毎にアクセスを制御すると共に当該メモリエリア毎のアクセス可否に関する情報の取得が適切に行われることを可能にする。 - 特許庁

Replacement data holding section 104 and 204 store address information corresponding to a defective memory cell detected in a manufacturing process of a memory chip, and can change address information outputted in accordance with additional replacement information externally given.例文帳に追加

置換データ保持部１０４および２０４は、メモリチップの製造工程中において発見された不良メモリセルに対応するアドレス情報を記憶し、かつ外部から与えられる追加置換情報に応じて、出力されるアドレス情報を変更可能である。 - 特許庁

To avoid excessive increase of the size of the chip layout by providing an extension memory area inside a ferroelectric memory apparatus for utilizing a conventional control circuit as is, and arranging another control circuit only for special functions.例文帳に追加

強誘電体メモリ装置の内部に拡張メモリ領域を備え、従来の制御回路をそのまま利用することができ、特殊な機能のためにのみ別の制御回路を配置することにより、チップのレイアウトの大きさが過度に増加しないようにする。 - 特許庁

When a chip selection signal CS2B is activated, the memory circuit section 110B performs the read or write operation via the data input/output terminal UDQ based on the address signal ADD regardless of the operation of the memory circuit section 110A.例文帳に追加

メモリ回路部１１０Ｂは、チップ選択信号ＣＳ２Ｂが活性化されると、メモリ回路部１１０Ａの動作とは無関係にアドレス信号ＡＤＤに基づいてデータ入出力端子ＵＤＱを介したリード動作又はライト動作を行う。 - 特許庁

The programmable controller is provided with an integrated circuit 10a for integrating an exclusive processor core 1' for performing sequence command, a command memory 4 for storing the sequence command and a data memory 5 being a working area during the performance of the sequence command into one chip.例文帳に追加

プログラマブルコントローラは、シーケンス命令を実行する専用プロセッサコア１′とシーケンス命令を格納した命令メモリ４とシーケンス命令の実行中に作業領域となるデータメモリ５とを１チップに集積した集積回路１０ａを備える。 - 特許庁

An X-Mobile Card (card) 240, being a storage that can be connected to a terminal, comprises memories (buffers 1610-1630) for storing the data from the outside; a nonvolatile memory (a region in a flush memory chip 230); and a controller for controlling read and write of the data to them.例文帳に追加

端末に接続可能な記憶装置であるX-Mobile Card（カード）２４０は、外部からのデータを格納するメモリ（バッファ１６１０〜１６３０）と、不揮発性メモリ（フラッシュメモリチップ２３０内の領域）と、それらへのデータ読み書きを制御するコントローラとを備える。 - 特許庁

This semiconductor memory is provided with the memory array 122 provided in the same semiconductor chip 1, a power source voltage pad 125 for supplying power source voltage VDD, and a ground voltage pad 126 for supplying ground voltage VSS.例文帳に追加

同一の半導体チップ１に設けられたメモリアレイ１２２とデータ処理部３に対して、電源電圧ＶＤＤを供給するための電源電圧パッド１２５および接地電圧ＶＳＳを供給するための接地電圧パッド１２６が設けられている。 - 特許庁

To provide a semiconductor device in which operation can be performed by only one test result output terminal even when a plurality of memories having different specifications one another, in a one chip type semiconductor device which mounts a memory and can perform a self test of the memory.例文帳に追加

メモリを搭載し、メモリの自己テストを実行可能な１チップ型半導体装置において、相異なる仕様を持つ複数のメモリを搭載する場合でも、テスト結果出力端子を１つで済ますことができる半導体装置の提供。 - 特許庁

In a control circuit 201 provided in the semiconductor memory device, a chip connection part 300 provided with pads 301-306 is constituted so as to correspond to the maximum capacity of a memory cell array provided in the semiconductor memory device, and even when having a memory cell array having capacity being less than the maximum capacity, arrayed places and the number of these pads 301-306 are decided fixedly.例文帳に追加

半導体記憶装置に備える制御回路２０１上において、パッド３０１〜３０６を備えたチップ接続部３００は、半導体記憶装置内に備えられるメモリセルアレイの最大容量に対応した形で構成されていて、その最大容量未満の容量のメモリセルアレイを持つ場合であっても、これらパッド３０１〜３０６の配置場所や個数は固定的に決定されている。 - 特許庁

A memory chip 10 has a plurality of memory cell arrays 11a-11d for storing data, a plurality of address registers 12a-12d corresponding respectively to the memory cell arrays 11a-11d for temporarily storing addresses, and a plurality of data registers 13a-13d corresponding respectively to the memory cell arrays 11a-11b for temporarily storing data.例文帳に追加

メモリチップ１０は、データを記憶する複数のメモリセルアレイ１１ａ乃至メモリセルアレイ１１ｄと、メモリセルアレイ１１ａ乃至メモリセルアレイ１１ｄと１対１で対応してアドレスを一時記憶する複数のアドレスレジスタ１２ａ乃至アドレスレジスタ１２ｄと、メモリセルアレイ１１ａ乃至メモリセルアレイ１１ｄと１対１で対応してデータを一時記憶する複数のデータレジスタ１３ａ乃至データレジスタ１３ｄとを備える。 - 特許庁

Before the preliminary cell C3 is integrated into the on-line system 000, service processor firmware B1 copies the range register group initial value setting with respect to the virtual chip set A3 to the predetermined area of a memory 32 on the preliminary cell C3 as a register group initial value with respect to the chip set 33.例文帳に追加

サービス・プロセッサ・ファームウェアＢ１は、予備セルＣ３をオンライン・システム０００へ組み込む前に、仮想チップセットＡ３に対するレンジ・レジスタ群初期値をチップセット３３に対するレンジ・レジスタ群初期値として予備セルＣ３上のメモリ３２の所定領域へコピーする。 - 特許庁

When authority as a 25CPM machine is authenticated by inserting a chip 9 and the set value for 25CPM obtained from the chip 9 is overwritten on the non-volatile memory 15 so as to switch the value of the control parameter to which the control means 12 refers, the device acts as a 25CPM machine thereafter.例文帳に追加

チップ９の挿入により２５ＣＰＭでの使用権が認証され、該チップ９から入手した２５ＣＰＭ用設定値を不揮発メモリ１５に上書きして制御手段１２の参照する制御パラメータの値を切り換えると、以後は２５ＣＰＭ機として動作する。 - 特許庁

This semiconductor device includes: a substrate 1; a metal plate 11 arranged on the substrate 1 and formed of a shape-memory alloy; an integrated circuit chip 5 arranged on the metal plate 11; and a ball grid array type package material 7 formed of a resin for sealing the integrated circuit chip 5.例文帳に追加

基板１と、基板１上に設けられた形状記憶合金からなる金属板１１と、金属板１１上に設けられた集積回路チップ５と、集積回路チップ５を封止する樹脂からなるボールグリッドアレイ型のパッケージ材７と、が設けられている。 - 特許庁

The semiconductor device which has a production-line chip including a plurality of memory-cell-arrays, a surrounding circuit, and a guard ring, is equipped with the guard ring 1 at a border part between the production- line chip and a dicing line and the guard ring 2 located inside the guard ring 1.例文帳に追加

複数のメモリセルアレイ、周辺回路およびガードリング部分を含む本番チップを有する半導体装置において、本番チップとダイシングラインの境界部分に形成されたガードリング１と、このガードリング１の内側に設けられたガードリング２とを備える。 - 特許庁

That is, without designing again from its initial process all the layouts of the terminal disposals of the chip to be an object, the respective pad portions 31 can be so provided arbitrarily that their positions become the shortest ones to respective input/output terminals 21 of a flash memory chip 2.例文帳に追加

つまり、対象となるチップの端子配置に対して最初の工程からの全レイアウトの設計をやり直すことなく、フラッシュメモリチップ２の各入出力端子２１に対して最短位置となるように、各パッド部３１を任意に配置することが可能となる。 - 特許庁

The IC chip 2 uses a communication function of a portable terminal 1 to download the application from the server 4, produces the signature data based on information on an application ID, the ID of the IC chip, a date, the kind of action (registration, deletion, update and the like), and temporarily store the data in a memory.例文帳に追加

ＩＣチップ２は、携帯端末１の通信機能を利用して、サーバ４からアプリケーションをダウンロードし、アプリケーションＩＤ、ＩＣチップのＩＤ，日付、行為の種類（登録、削除、更新など）の情報に基づいて、署名データを生成してメモリに一時保持する。 - 特許庁

To improve flexibility in isometric wiring by shortening the length of wire bonding, to reduce the length of wiring by using a thin-type organic wiring board and to make an entire module thin, in the laminated integral module comprised of a controller chip and a memory chip.例文帳に追加

コントローラチップとメモリチップの積層型一体モジュールにおいて、ワイヤボンディング長を短くすることで等長配線設計の自由度を向上し、かつ薄型の有機配線基板を用いることで配線長を短くし、モジュール全体の薄型化を実現する。 - 特許庁

The semiconductor memory chip constituting the multi-chip package comprises a cell array, a register having sector information to be erased, an address clock driver generating simultaneously an address clock signal in multi-chip respectively, a counter generating successively addresses, a core driver performing erasing operation for the sector, and a control circuit controlling these components.例文帳に追加

マルチチップパッケージを構成する半導体メモリチップは、セルアレイと、消去するセクタ情報を有するレジスタと、マルチチップで同時にアドレスクロック信号を発生するようにするアドレスクロックドライバと、アドレスを順次に発生するカウンタと、該当セクタに対する消去動作を実行するコアドライバと、これら構成要素を制御する制御回路とを含む。 - 特許庁

To suppress an increase in physical size of a second chip while improving data reliability of a semiconductor device including a first chip having storage means and the second chip including instruction means of instructing the storage means to read memory data out and determination means of determining reliability of read-out control data at least by majority decision.例文帳に追加

記憶手段を有する第１チップと、記憶手段に対してメモリデータの読み出しを指示する指示手段、及び、少なくとも多数決により、読み出された制御用データの信頼性を判定する判定手段を有する第２チップと、を備える半導体装置において、データ信頼性を向上しつつ、第２チップの体格増大を抑制する。 - 特許庁

To prevent a memory cell from operating in the case of a low voltage by synchronizing the operation start time and the operation stop time of a nonvolatile ferroelectric memory cell due to a change in system power with a chip activation signal and to stably secure the operation of the memory cell in a critical voltage area by clearly dividing the chip activation voltage area and the deactivation voltage area in the case of normal voltage.例文帳に追加

本発明は、システム電源の変化による不揮発性強誘電体メモリセルの動作開始時点及び動作停止時点をチップ活性化信号に同期することで、低電圧の場合にはメモリセルが動作しないようにし、正常電圧の場合にはチップ活性化電圧領域と非活性化電圧領域とをはっきりと区分することで臨界電圧領域におけるメモリセルの動作を安定的に保障できることを提供する。 - 特許庁

To provide a semiconductor storage that inhibits an increase in chip area and at the same time can reduce a difference in a read speed that is generated between far- and near-end-side memory cells.例文帳に追加

チップ面積の増大を抑えつつ、遠端側メモリセルと近端側メモリセルとの間で生じる読出し速度の差を低減することができる半導体記憶装置を提供する。 - 特許庁