「memory chip」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

To provide a flash memory device, a data programming method thereof and a data erasing method which can raise the chip integration degree and facilitate the data programming operation and data erasing operation.例文帳に追加

チップの集積度を高め、データプログラム動作及びデータ消去動作を容易に行うことができるフラッシュメモリ装置並びにそのデータプログラム方法及びデータ消去方法を提供する。 - 特許庁

In this case, even when the falling edge of the chip enable signal CE is detected (t13), an FF circuit 22 is not operated, and a permission signal EN is not set, and memory access is not executed.例文帳に追加

この場合、その後にチップイネーブル信号ＣＥの立下りエッジが検出されても（ｔ１３）、ＦＦ回路２２が動作しないため許可信号ＥＮがセットされず、メモリアクセスは実行されない。 - 特許庁

Thereby, the number of electrical connection parts between this connector 100 for a memory card and the printed circuit board 12 is [the number of the contacts 110 in the lower tier+1 (the chip-selecting contact 120A in the upper tier)].例文帳に追加

よって、メモリーカード用コネクタ１００とプリント基板１２との電気的な接続箇所の数は、［下段のコンタクト１１０の数＋１（上段のチップセレクト用コンタクト１２０Ａ）］個である。 - 特許庁

At the reproducing time, the scramble of the signal read out from the memory chip group 11 is released (9) by the scramble key code and voice-extended (3), then it is subjected to analog conversion (4) and outputted (5) as analog signal.例文帳に追加

再生時は、メモリチップ群１１から読み出した信号のスクランブルをスクランブルキーコードで解除して９、音声伸長して３、アナログ変換して４、アナログ出力する５。 - 特許庁

On a one-chip microcomputer 1 applied to a semiconductor integrated circuit loads a CPU 11, ROM 12, electric erasable programmable read only memory(EEPROM) 13, RAM 14 and peripheral function 15.例文帳に追加

本発明の半導体集積回路として適用される１チップ・マイクロコンピュータ１には、ＣＰＵ１１、ＲＯＭ１２、ＥＥＰＲＯＭ１３、ＲＡＭ１４及び周辺機能１５が搭載されている。 - 特許庁

To provide a technology for increasing available storage space within compressed blocks of memory attached to data processing chips, without requiring a proportional increase in on-chip compression status bits.例文帳に追加

オンチップ圧縮状態ビットの比例的な増加を必要とせずに、データ処理チップに付属のメモリの圧縮ブロック内の利用可能な記憶スペースを増加する技術を提供する。 - 特許庁

In a memory area of a radio chip made of a thin film, data is written by a signal inputted through a cable connection, and the data is read out by a radio signal.例文帳に追加

薄膜からなる無線チップが有するメモリ領域において、有線の接続で入力された信号によりデータの書き込みを行い、無線による信号により読み出しを行う。 - 特許庁

To provide a semiconductor memory adopting a sense amplifier circuit system in which the area of dummy data line capacitors for generating a reference potential is reduced and chip area can be reduced.例文帳に追加

参照電位発生のためのダミーデータ線容量の面積を減らし、チップ面積を小さくすることができるセンスアンプ回路方式を採用した半導体メモリ装置を提供する。 - 特許庁

To provide a semiconductor memory, in which power consumption is reduced by preventing occurrence of a through-current between a pair of it line and a sub-data bus, and a chip can be made compact.例文帳に追加

ビット線対とサブデータバスとの間の貫通電流の発生を防止することによって消費電力が低減され，かつ，チップのコンパクト化が可能な半導体記憶装置を提供する。 - 特許庁

The tag antenna 12 is connected to the radio tag chip 11, and a radio signal showing tag information stored in a memory is transmitted in response to a radio wave to be received by the tag antenna 12.例文帳に追加

無線タグチップ１１にはタグアンテナ１２が接続され、タグアンテナ１２により受信される無線波に応答してメモリに記憶されているタグ情報を表す無線信号を発信する。 - 特許庁

In another configuration, a compression protocol is imparted so that the trace message on-chip can be compressed prior to the message transmission to an outside system 106 or to the storage of the message in the memory.例文帳に追加

別の実施の態様では、外部システム１０６へメッセージを伝送し、又は、メモリ内にメッセージを記憶するのに先立って、圧縮プロトコルが、トレースメッセージオンチップを圧縮するために与えられる。 - 特許庁

A single data bus to a memory device can be split up into a number of data bus portions, each of which is managed by a different respective controller chip of multiple controller chips.例文帳に追加

記憶装置への単一のデータ・バスは、複数のデータ・バス部分に分割されることができ、その各々は、複数のコントローラ・チップの異なる各々のコントローラ・チップによって管理される。 - 特許庁

To provide an internal voltage generator for a semiconductor memory device which can prevent latch-up phenomenon and chip damage caused by excessive current flowing through the device.例文帳に追加

素子内の過度な電流が流れることによって引き起こされるラッチアップ現象及びチップの損傷を防止できる半導体メモリ素子の内部電源電圧発生装置を提供すること。 - 特許庁

If the frame date in each of the N frames is n bits and the memory space in the DDR-SDRAM chip is m, then P is an integer equal to or greater than N multiplied by (n/m).例文帳に追加

Ｎフレームの各フレームデータがｎビットで、ＤＤＲ−ＳＤＲＡＭチップ中のメモリスペースがｍである場合、ＰはＮ×（ｎ／ｍ）より得られる値より大きいか等しい整数である。 - 特許庁

To provide a semiconductor system enabling the same use between the single use of a semiconductor memory chip and the mounting of a plurality thereof on a single single system.例文帳に追加

半導体メモリチップを単独で使用する場合と、複数を単一のシステムに実装する場合とで全く同じに使用できる半導体システムを提供することを目的としている。 - 特許庁

One surface of the cover case 11 is provided with a first storage section 11a for storing a semiconductor memory chip 12b mounted on the circuit board 12 and the other components 12c.例文帳に追加

カバーケース１１の一方の面には、回路基板１２上に搭載された半導体メモリチップ１２ｂやその他の部品１２ｃが収納される、第１の収納部１１ａが設けられている。 - 特許庁

To provide a method of manufacturing a semiconductor storage device and a semiconductor storage device, capable of obtaining a memory cell with a smaller chip area than before and with high reliability.例文帳に追加

従来に比べて小さいチップ面積で、信頼性の高いメモリセルを実現することができる半導体記憶装置の製造方法および半導体記憶装置を提供する。 - 特許庁

An RFID module 12 is a one chip module in which a memory and the other necessary electric circuits are integrated on an IC, and electrodes 12a and 12b are connected with the both edges of the coil 10.例文帳に追加

ＲＦＩＤモジュール１２は、メモリその他必要な電気回路がＩＣ上に集積された１チップモジュールであり、電極１２ａ，１２ｂにおいてコイル１０の両端と接続されている。 - 特許庁

To provide a semiconductor device which can perform smoothly a memory test even when an internal circuit is fixed in a non-active state by a chip electing signal taken from a device pin.例文帳に追加

デバイスピンから取り込んだチップセレクト信号によって内部回路が非アクティブ状態に固定された場合でも、メモリテストを円滑に行うことができる半導体装置を提供する。 - 特許庁

Continuity checking diodes 15a1, 15a2 and 15a3 are connected between the continuity test-dedicated terminal 6a and internal terminals 13a1, 13a2 and 13a3 of the memory chip core 2a, respectively.例文帳に追加

導通テスト専用端子６ａとメモリチップコア２ａの内部端子１３ａ１、１３ａ２、１３ａ３の間にはそれぞれ導通チェック用ダイオード１５ａ１、１５ａ２、１５ａ３が接続されている。 - 特許庁

A memory chip 200 starts a refresh operation in synchronism with a clock signal CLK supplied from an external device in an operation cycle after the generation of a refresh timing signal RFTM.例文帳に追加

メモリチップ２００は、オペレーションサイクルでは、リフレッシュタイミング信号ＲＦＴＭの発生後に、外部装置から供給されるクロック信号ＣＬＫに同期してリフレッシュ動作を開始する。 - 特許庁

Moreover, as a method for providing the IC memory chip and the antenna coil, such a structure that these are provided in one label sheet and the label sheet is attached on the cover layer of the disk may be adopted.例文帳に追加

また、ＩＣメモリチップとアンテナコイルを設ける方法としては、これらを１枚のラベル内に設け、このラベルをディスクのカバー層上に貼り付けるような構造を採用してもよい。 - 特許庁

In another embodiment, a message is transmitted to an outside system 106, and a compression protocol is applied prior to the storage of the message in the memory so that a trace message on-chip can be compressed.例文帳に追加

別の実施の態様では、外部システム１０６へメッセージを伝送し、又は、メモリ内にメッセージを記憶するのに先立って、圧縮プロトコルが、トレースメッセージオンチップを圧縮するために与えられる。 - 特許庁

To provide a card connector into which a thin electronic function card having a memory chip or the like therein is inserted, and in which a card of different specifications is prevented from being attached.例文帳に追加

内部にメモリチップなどが収納された薄型の電子機能カードが挿入されるカードコネクタであって、異なる仕様のカードコネクタが装着されるのを阻止できるカードコネクタを提供する。 - 特許庁

To provide a thin electronic function card storing a memory chip or the like, and has a case to be surely held when it is mounted on a card connector.例文帳に追加

内部にメモリチップなどが収納された薄型の電子機能カードであって、カードコネクタに装着されたときに、確実に保持されやすい構造のケースを有する電子機能カードを提供する。 - 特許庁

To provide a card connector that is mounted with a thin electronic functional card storing a memory chip and the like and that is capable of positioning cards having different shapes inside a casing thereof.例文帳に追加

内部にメモリチップなどが収納された薄型の電子機能カードが装着されるカードコネクタであって、異なる形状のカードを筐体内に位置決めできるカードコネクタを提供する。 - 特許庁

The communicating system stores a sufficiency information E, formed when a predetermined condition is fulfilled, into an open memory region 102 at a non-contact version IC chip 100.例文帳に追加

本発明に係る通信システムでは、所定の条件を満たした場合に生成される充足情報Ｅを、非接触型ＩＣチップ１００のオープンメモリ領域１０２に格納する。 - 特許庁

The memory card 100 operates the operation part 18, thereby the functions of the control chip 12 and interface functions of the contact pad 16 are converted so that they may be suitable for mutually different digital devices.例文帳に追加

メモリカード１００は、操作部１８を操作することによって、コントロールチップ１２の機能と接触パッド１６のインタフェース機能とが互いに異なるデジタル機器に適するように変換される。 - 特許庁

Also, this problem can be solved by also a method in which a processor and a ROM in which compressing and expanding program are recorded are integrated on a memory LSI with one chip instead of the logic circuit.例文帳に追加

また、論理回路の代わりに、プロセッサとプロセッサを制御する圧縮伸張プログラムを記録したＲＯＭをメモリＬＳＩ上にワンチップ集積する方法によっても解決できる。 - 特許庁

To provide a method and apparatus for collecting core instruction traces or mutual connection traces without using an externally attached logic analyzing device or an additional memory array on chip.例文帳に追加

外部に取り付けた論理分析装置も追加のチップ上メモリアレイも用いずにコア命令トレースまたは相互接続トレースを収集するための方法および装置を提供する。 - 特許庁

To provide a synchronizing type semiconductor memory in which chip size can be reduced by decreasing the number of peripheral data lines while adopting a pre-fetch system by which speed of data transfer cycle is increased.例文帳に追加

データ転送サイクルを高速化するプリフェッチ方式を採用しながら、周辺データ線の本数を削減してチップサイズ縮小を実現できる同期型半導体記憶装置を提供する。 - 特許庁

A shared register may be commonly used in corresponding to a plurality of shared memory areas, thereby reducing or preventing a chip size from being increased and simplifying a circuit design.例文帳に追加

このような装置によると、複数の共有メモリ領域に対応して一つの共有レジスタを共通に使用するので、チップサイズの増加を抑制し回路設計を単純化することができる。 - 特許庁

A sensor chip (SCHIP1) is provided with sensors (TD1, AS1, PD1 and GS1), an A/D conversion circuit (AD1), a microprocessor (CPU1), a memory (MEM1), a transmission circuit (RF1) and a power generator (CM1).例文帳に追加

センサ（ＴＤ１，ＡＳ１，ＰＤ１，ＧＳ１）、Ａ／Ｄ変換回路（ＡＤ１）、マイクロプロセッサ（ＣＰＵ１）、メモリ（ＭＥＭ１）、送信回路（ＲＦ１）、及び、電力発生装置（ＣＭ１）を備えたセンサチップ（ＳＣＨＩＰ１）を構成する。 - 特許庁

In this case, both the processors 202a to 202c for tasks are provided with processor parts 204a to 204c integrated with integrated memory parts 206a to 206c by on-chip buses 208a to 208c.例文帳に追加

タスク向けプロセッサ（２０２ａ−２０２ｃ）は何れも、オン・チップ・バス（２０８ａ−２０８ｃ）によって集積メモリ部分（２０６ａ−２０６ｃ）に結合されたプロセッサ部分（２０４ａ−２０４ｃ）を含む。 - 特許庁

Coefficients of the interpolation filter suitable for a variety of conversion rates can be provided, without using a large on-chip memory and a superior interpolation version is obtained for the input signal.例文帳に追加

これにより、大型オンチップメモリを使用しなくても多様な変換レートに適した補間フィルタの係数を提供できて、入力信号に対する優れた補間バージョンを得られる。 - 特許庁

To provide a semiconductor memory element having a column redundancy structure allowing to minimize a chip area increase even when a plurality of column selection lines are enabled for one column address.例文帳に追加

一つのコラムアドレスに対して複数のコラム選択ラインがイネーブルされる場合にも、チップ面積増大を最小化できるコラムリダンダンシー構造を有する半導体メモリ素子を提供すること。 - 特許庁

To provide a non-volatile ferroelectric memory device and its driving circuit in which drive capability of elements can be made the maximum by performing efficiently layout and minimizing chip size.例文帳に追加

レイアウトを効率よくしてチップサイズを最小化し、素子の駆動能力を極大化させることができる不揮発性強誘電体メモリ装置並びにその駆動回路を提供すること。 - 特許庁

A semiconductor integrated circuit Chip includes a CMOS circuit Core for treating an input signal In in an active mode, a control switch Cnt_SW, and a control memory Cnt_MM.例文帳に追加

半導体集積回路Ｃｈｉｐは、アクティブモードの間に入力信号Ｉｎを処理するＣＭＯＳ回路Ｃｏｒｅと、制御スイッチＣｎｔ＿ＳＷと、制御メモリＣｎｔ＿ＭＭとを含む。 - 特許庁

The switch control unit 30 turns off the switching devices of the input buffer BUFI and the output buffer BUFO based on the chip select signals SEL while the other circuits get access to the memory.例文帳に追加

スイッチ制御部３０は、チップセレクト信号ＳＥＬにもとづき、他の回路がメモリにアクセスする間、各入力バッファＢＵＦＩならびに出力バッファＢＵＦＯのスイッチ素子をオフする。 - 特許庁

To provide a semiconductor memory in which products different in capacity and configuration can be realized with the same chip and defect relieving can be performed more efficiently.例文帳に追加

本発明は、２８８Ｍ／２５６Ｍビット互換品において、２５６Ｍビット品を高い信頼性および歩留まりをもって製品化できるようにすることを最も主要な特徴としている。 - 特許庁

To reduce a chip size by reducing the number of memory elements or the number of output signal lines after A/D conversion in a CMOS image sensor on which parallel A/D converters are mounted.例文帳に追加

列並列型のＡＤ変換器が搭載されたＣＭＯＳイメージセンサにおけるＡＤ変換された後のメモリー素子数や出力信号線の数を減少させてチップサイズを小さくする。 - 特許庁

To provide a column redundancy control circuit for a semiconductor memory, in which the number of elements and a chip size are reduced by drastically simplifying a circuit for replacing a faulty column by a redundancy column.例文帳に追加

不良カラムを冗長カラムに置き換える回路を大幅に簡素化し素子数とチップサイズを縮小する半導体記憶装置のカラム冗長制御回路を提供する。 - 特許庁

Thus, a microprocessor, a chip bus architecture, a memory, peripheral equipment and an input/output port or the like are shared by many SoC plans so that mean costs of each SoC plan can be reduced.例文帳に追加

これによって、マイクロプロセッサ、チップバスアーキテクチャ、メモリ、周辺装置および入出力ポートなどは多くのＳｏＣ計画に共用されるので、各ＳｏＣの平均コストを低減できる。 - 特許庁

A compression status bit cache provides on-chip availability of compression status bits used to determine how many bits are needed to access a potentially compressed block of memory.例文帳に追加

圧縮状態ビットキャッシュは、メモリの潜在的な圧縮ブロックにアクセスするのにどれほど多くのビットが必要かを決定するのに使用される圧縮状態ビットのオンチップ利用を与える。 - 特許庁

A CPU 110 detects the position and the rotation of the semiconductor chip with respect to the X-Y-directions and the height and the inclination with respect to the Z-direction, from image data stored in an image memory 120.例文帳に追加

ＣＰＵ１１０は、画像メモリ１２０に記憶された画像データから、半導体チップのＸＹ方向の位置及び回転と、Ｚ方向の高さ及び傾きとを検出する。 - 特許庁