「memory chip」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

In order to erase data of a memory cell array 103 in which a plurality of memory cells where data can be written and erased electrically by a floating gate are arranged, there are provided a temperature detecting circuit 110 for detecting the temperature of a chip, a voltage conversion circuit 104 for varying erasure voltage supplied to the source of the memory cell, and a voltage conversion control circuit 111 for controlling the voltage conversion circuit.例文帳に追加

浮遊ゲートにより電気的にデータの書き込み、消去のできる複数のメモリセルを配列したメモリセルアレイ１０３のデータ消去を行うにあたり、チップの温度を検知する温度検知回路１１０と、メモリセルのソースに供給する消去電圧を変化させる電圧変換回路１０４と、電圧変換回路を制御する電圧変換制御回路１１１を備えることを特徴とする。 - 特許庁

Thereby, since the layout of an internal power source circuit in the interface circuit 1 can be designed by adjusting to half the power consumption of a chip, wiring width of a power source wiring can be reduced, and also chip size can be reduced by dispersing power consumption to independent internal power sources according to the division of the unit memory cell array.例文帳に追加

このようにすれば、チップの消費電力の１／２に合わせてインタフェース回路における内部電源回路のレイアウトを設計することができるので電源配線の配線幅を小さくすることができ、また上記単位メモリセルアレイの分割に応じて消費電力を独立の内部電源に分散することにより、チップサイズの縮小を図ることが可能になる。 - 特許庁

The memory chip which uses a multi-pin port as the JTAG port, is provided with a JTAG controller, at least one internal block, and composition unit, and one four-pins of the multi-pin port of the chip is selectively composed by the composition unit, and the JTAG data are transmitted to the JTAG controller or non-JTAG data are transmitted to at least one internal block.例文帳に追加

マルチピンポートをＪＴＡＧポートとして利用するメモリチップはＪＴＡＧコントローラ、少なくとも１つの内部ブロック及び構成ユニットを備え、構成ユニットにより、そのチップのマルチピンポートの１つの４ピンが選択的に構成され、ＪＴＡＧデータがＪＴＡＧコントローラに或いは非ＪＴＡＧデータが少なくとも１つの内部ブロックに伝送される。 - 特許庁

Each of the core chips CC0 to CC7 includes: a layer address comparison circuit 47 for determining whether the address information SIDADD specifies its own core chip; and a refresh control circuit 200 for refreshing its own memory cell on the basis of the refresh control signal REFb when the address information SIDADD specifies its own core chip.例文帳に追加

コアチップＣＣ０〜ＣＣ７は、アドレス情報ＳＩＤＡＤＤが自らのコアチップを指定するものであるか否かを判定する層アドレス比較回路４７と、アドレス情報ＳＩＤＡＤＤが自らのコアチップを指定するものであるとき、リフレッシュ制御信号ＲＥＦｂに基づき、自らのメモリセルをリフレッシュするリフレッシュ制御回路２００とを含む。 - 特許庁

To provide a latency control circuit in which an input signal can be transferred to a target circuit at the exact time, especially, a signal input in a chip always at the exact time can be transferred to the target circuit even if a state in the chip is changed by variation of PVT or the like, a semiconductor memory device including the same, and a method for controlling latency.例文帳に追加

正確な時間に入力信号を目標回路まで伝達でき、特に、ＰＶＴの変動などによってチップ内の状況が変化しても常に正確な時間にチップ内に入力された信号を目標回路に伝達できるレイテンシ調節回路、これを備えた半導体メモリ装置、およびレイテンシ調節方法を提供すること。 - 特許庁

The core chips CC0-CC7 each output a local bank active signal MCIDT, indicative of whether at least one of a plurality of memory banks included therein is in an active state, to the interface chip IF respectively, and the interface chip IF activates a bank active signal PMCIT when at least one of local bank active signals MCIDT indicates an active state.例文帳に追加

コアチップＣＣ０〜ＣＣ７は、其々に含まれる複数のメモリバンクの少なくとも１つがアクティブ状態であるか否かを示すローカルバンクアクティブ信号ＭＣＩＤＴをインターフェースチップＩＦに其々出力し、インターフェースチップＩＦは、ローカルバンクアクティブ信号ＭＣＩＤＴの少なくとも１つが活性状態を示すときにバンクアクティブ信号ＰＭＣＩＴを活性化させる。 - 特許庁

At a part where there are relatively less actual wiring patterns 15 connecting a first bonding pad 10c for a controller chip and a second bonding pad 10m for a flash memory chip and the adjacent actual wiring patterns 15 are separated for 0.5 mm or more, dummy wiring patterns 17 are arranged at almost equal intervals in the same direction as one direction where the actual wiring patterns 15 are extended.例文帳に追加

コントローラチップ用の第１ボンディングパッド１０ｃとフラッシュメモリチップ用の第２ボンディングパッド１０ｍとを繋ぐ実配線パターン１５が相対的に少なく、隣接する実配線パターン１５が０．５ｍｍ以上離れている箇所に、ダミー配線パターン１７を実配線パターン１５の延在する一つの方向と同じ方向にほぼ等間隔で配置する。 - 特許庁

The single-chip data processor includes a plurality of pieces of address information and a plurality of pieces of unit block information having predetermined data size, when the single-chip data processor has address information coincident with a part of the address information supplied from a central processor, a cache memory selects unit block information corresponding to the address information from the plurality of pieces of unit block information.例文帳に追加

複数のアドレス情報と所定のデータサイズを有する複数のユニットブロック情報とを含み、上記中央処理装置から供給された上記アドレス情報の一部と一致しているアドレス情報を有するとき、キャッシュ・メモリは上記複数のユニットブロック情報から上記アドレス情報に対応するユニットブロック情報を選択する。 - 特許庁

An IC chip 1 of the wireless tag T is internally provided with not only a wireless-communications interface, a modulation controller, a memory unit, but also a voltage measuring circuit of the electricity generated at a tag antenna, and a switching circuit for switching a circuit based on a measured voltage value.例文帳に追加

無線タグＴのＩＣチップ１内に無線通信インターフェース、変調コントローラ、記憶部のほか、タグアンテナに生起した電気の電圧測定回路と、測定電圧値に基づき回路を切り替えるスイッチング回路とを備える。 - 特許庁

To provide a network monitoring system, a program, a storage medium, a USB memory, a chip and a router, enabling the efficient and sure grasping and verification of degrees of attacks to a plurality of computers connected to a network or the cause thereof.例文帳に追加

ネットワークに接続された複数のコンピュータに対するアタックの程度や原因を効率よく確実に把握して立証することができる、ネットワーク監視システム、プログラム、記録媒体、ＵＳＢメモリ、チップ、及び、ルータを提供する。 - 特許庁

To provide an interface circuit and a method for obtaining the same, in which an interface is determined by option information in the case where identical two chips for a semiconductor memory device are connected so as to face with each other for packaging as a flip chip.例文帳に追加

半導体メモリ装置の同一なチップ２個を互いに相対するように結合してフリップチップにパッケージングする場合、オプション情報によりインターフェースを決定するインターフェース回路及びその方法を提供するにある。 - 特許庁

Since the second memories have physical layout different from that of the first memories in addition, the physical layout for obtaining a required memory capacity can easily be designed outside of the core block 8a which is the inside of a single chip microcomputer 9c.例文帳に追加

しかも、第２のメモリは第１のメモリとは物理配置が異なるので、シングルチップマイクロコンピュータ９ｃの内部であってコアブロック８ａの外部において、必要なメモリ容量を得るための物理配置を容易に設計することができる。 - 特許庁

To establish a method which matches both processes and can form both elements together by damascene process with good controllability, when the manufacturer mounts a single gate peripheral transistor and a stacked gate type of nonvolatile memory cell mixedly on one chip.例文帳に追加

単ゲート型周辺トランジスタと、積層ゲート型不揮発性メモリセルを1チップ上に混載させる際、両プロセスを整合させ制御性良くこれらの素子両方を一緒にダマシンゲートプロセスで形成できる方法の確立が課題である。 - 特許庁

To provide a multi-plane type flash memory device in which operation speed and data throughput can be increased by performing simultaneously program and read-out operation of a plurality of planes by a chip enable signal including a plurality of bits.例文帳に追加

複数のビットを含むチップイネーブル信号によって複数のプレーンのプログラムおよび読出し動作を同時に実行することにより、その動作速度とデータ処理量を増加させることが可能なマルチプレーン型フラッシュメモリ装置。 - 特許庁

To provide a means for easily detecting the existence of ink in an ink storage container, in a configuration in which radio-communication takes place between a memory chip provided for an ink storage container in order to hold ink information or the like and a printer body.例文帳に追加

インク情報等を保持するためにインク収納容器に具備したメモリチップと、プリンタ本体とが無線で通信を行う構成において、インク収納容器内のインク有無を簡単に検出する手段を提供する。 - 特許庁

To provide an illegally parked vehicle detecting and recording method capable of detecting and recording an illegally parked vehicle by effectively utilizing an electronic chip being a memory capable of reading data in a non-contact manner and an information and communications technology.例文帳に追加

非接触でデータを読み取ることのできるメモリである電子チップおよぴ情報通信技術を効果的に利用して、駐車違反車両を検出して記録することのできる駐車違反車両検出記録方法を提供する。 - 特許庁

To provide an image transmitter and image transmission method capable of transmitting to an application chip packets of the number of fixed data and frames of the number of fixed packets under the precondition that the packets and the frames are received without having a frame memory.例文帳に追加

フレームメモリを有さず、固定データ数のパケット及び固定パケット数のフレームを受信することを前提条件とするアプリケーションチップに送信することのできる画像送信装置、及び画像送信方法を提供する。 - 特許庁

Inside a logic chip 100, a signal-processing circuit 101, memory controller 102, BIST circuits 103, 104, BIST controller 105, EEPROM 106, register 107, EX-NOR circuit 108 and selection switch 109 are installed.例文帳に追加

ロジックチップ１００内に、信号処理回路１０１、メモリコントローラ１０２、ＢＩＳＴ回路１０３，１０４、ＢＩＳＴコントローラ１０５、ＥＥＰＲＯＭ１０６、レジスタ１０７、ＥＸ−ＮＯＲ回路１０８、選択スイッチ１０９を設ける。 - 特許庁

To provide a semiconductor memory which can easily and accurately discriminate a contact state of an external terminal by same simple timing as that in normal operation without adding an exclusive terminal for test after mounting a semiconductor chip on a board.例文帳に追加

半導体チップをボードに実装後、専用の試験用端子を追加しなくても、通常動作と同じ簡易なタイミングによって、容易に精度良く、外部端子のコンタクト状態を判定することができる半導体記憶装置を提供する。 - 特許庁

Thus, electric power consumed at the boosting potential VPP can be reduced, transistor size of a VPP generating circuit can be miniaturized, and a semiconductor memory having small chip size can be provided.例文帳に追加

このようにすることにより、昇圧電位ＶＰＰにおいて消費される電力を低減させることができ、ＶＰＰ発生回路のトランジスタサイズを小さくすることができ、チップサイズの小さな半導体記憶装置を提供することができる。 - 特許庁

When a predetermined credit service is selected, the card information of a credit card issued for the credit service is written into the memory of the noncontact IC card reader/writer chip of the cellphone 1 by a card information management system 22.例文帳に追加

所定のクレジットサービスが選択されたとき、そのクレジットサービスにおいて発行されたクレジットカードのカード情報が、カード情報管理システム２２により、携帯電話機１の非接触ＩＣカード・リーダライタチップのメモリに書き込まれる。 - 特許庁

To prevent data destruction due to illegal writing and illegal reading by any malicious program or bug by separating a plurality of areas in the same memory chip, and setting read inhibition and write inhibition in each area.例文帳に追加

同一のメモリチップ内に複数の領域を区切り、各領域に対しリード禁止及びライト禁止の設定を行うことで、悪意のあるプログラムやバグによる不正書き込みと不正読み出しによるデータ破壊の防止を可能とする。 - 特許庁

To provide a nonvolatile semiconductor memory device including 3-dimensional cell arrays to reduce a chip size by allowing one unit block cell array laminated in a vertical direction to share one sense amplifier unit.例文帳に追加

非揮発性半導体メモリ装置に関し、半導体メモリ装置のセルアレイを3次元で具現し、垂直方向に積層された1つの単位ブロックセルアレイが1つのセンスアンプ部を共有するようにしてチップサイズを低減させることができるようにする。 - 特許庁

A test mode discriminating circuit 31 inputs an external command consisting of a chip-select signal/CS, a row address strobe signal/RAS, a column address strobe signal/CAS, a write-enable signal/WE, and the like, while inputs memory address signals A0-An.例文帳に追加

テストモード判定回路３１は、チップセレクト信号／ＣＳ、ロウアドレスストローブ信号／ＲＡＳ、コラムアドレスストローブ信号／ＣＡＳ及びライトイネーブル信号／ＷＥ等からなる外部コマンドを入力するとともに、メモリアドレス信号A0〜Anを入力する。 - 特許庁

Accordingly, when the address and data are prepared on an address bus and a data bus, a chip-select signal and next a write signal are enabled, and as a result, the data on the data bus are written in the address of the corresponding memory.例文帳に追加

このようにして、アドレス・バスおよびデータ・バス上にアドレスおよびデータがそれぞれ用意されると、次にチップ・セレクト信号、次に書込み信号の順にイネーブルされ、その結果、対応するメモリのアドレスに、データ・バス上のデータが書き込まれる。 - 特許庁

An engine start is admitted when the ID code on the key side accommodated in the communication chip installed in a vehicle key and the registered ID code stored in the memory of an immobilizer control ECU mounted on the vehicle are verified identical to each other through code collation.例文帳に追加

車両キーに内蔵される通信チップに格納されたキー側認証コードと車載のイモビ制御ＥＣＵのメモリに記憶された登録認証コードとがコード照合により互いに一致する場合にエンジン始動を許可する。 - 特許庁

A sound processing part 2 picks sound data, which corresponds to three parameters included in sound code data stored in the I/O controller 4, from a database DB stored in a memory chip 8 and supplies it to a sound output part 6.例文帳に追加

音声処理部２は、Ｉ／Ｏコントローラ４が記憶する音声符号データに含まれる３個のパラメータに対応付けられた音声データを、メモリチップ８が記憶するデータベースＤＢより索出して、音声出力部６へと供給する。 - 特許庁

The IC includes a dynamic random access memory (DRAM) for storing at least one of graphic pixel data and video pixel data, and a pixel data unit (PDU) for processing the pixel data, integrated in the same integrated circuit (IC) chip as the DRAM.例文帳に追加

グラフィック画素データとビデオ画素データの少なくとも１つを記憶するダイナミックランダムアクセスメモリ（ＤＲＡＭ）と、画素データを処理するための画素データユニット（ＰＤＵ）とから構成され、ＤＲＡＭと同じ集積回路（ＩＣ）チップに集積される。 - 特許庁

To provide a semiconductor device and its production process, in which increase in chip size and increase in production cost can be suppressed, regarding semiconductor device including a capacitor such as a memory capacitor and a smoothing capacitor having a large capacity.例文帳に追加

メモリキャパシタなどのキャパシタとともに、大容量を有する平滑用キャパシタを備えた半導体装置において、チップサイズの増大及び製造コストの増加が抑制された半導体装置及びその製造方法を提供する。 - 特許庁

For example, when the semiconductor memory chip is active, an active/standby switch control circuit 51 selects the output signal RINGAC (OUT) from a ring oscillator circuit 21 and makes a pump circuit 12 operate at a high-speed.例文帳に追加

たとえば、半導体メモリチップがアクティブ状態の時には、アクティブ−スタンドバイ切り替え制御回路５１により、リングオシレータ回路２１からの出力信号ＲＩＮＧＡＣ（ＯＵＴ）を選択し、ポンプ回路１２を高速動作させる。 - 特許庁

A memory cell array is divided into a plurality of blocks, data input/output path is selectively controlled through a predetermined data rate option and inputted addresses to perform data input/output at a x8 or x16 speed in one chip.例文帳に追加

複数のブロックにメモリセルアレイを分割し、指定された倍速オプション及び入力されるアドレスを通じてデータの入出力経路を選択的に制御して一つのチップで×８または×１６のデータ入出力を実行可能にする。 - 特許庁

The tagged photographic print 16 has an IC tag 17 comprising an IC memory chip capable of contactless communication, and the IC tag 17 stores image incidental information including storage location information about print source image data.例文帳に追加

タグ付き写真プリント１６は、非接触で交信可能なＩＣメモリチップであるＩＣタグ１７を備えており、このＩＣタグ１７には、プリント元の画像データの格納場所情報を含む画像付帯情報が格納されている。 - 特許庁

Since the ID intrinsic to a chip is stored without loading a memory dedicated to the ID and fusion is performed by making a current flow to the fuse, data are written by using an LSI tester without using a device dedicated to fuse blowing.例文帳に追加

ＩＤ専用のメモリを搭載することなくチップ固有のＩＤを記憶させることができ、ヒューズに電流を流して溶断するので、ヒューズブロー専用の装置を用いることなく、ＬＳＩテスタを使ってデータを書き込むことができる。 - 特許庁

A storage part 231 of an IC chip 200 divides the memory area into a plurality of areas having a hierarchical structure, and stores area information showing each of the divided areas and service information showing the position of a service.例文帳に追加

ＩＣチップ２００の記憶部２３１は，階層構造を有する複数のエリアに上記メモリ領域を分割し，分割した各エリアを示すエリア情報とユーザに提供されるサービスの位置を示すサービス情報とを記憶する。 - 特許庁

The single chip display processor is constituted of a dynamic random access memory (DRAM) storing at least one of graphic pixel data and video pixel data and a pixel data unit (PDU) for processing the pixel data and is integrated on the same integrated circuit (IC) as the DRAM.例文帳に追加

グラフィック画素データとビデオ画素データの少なくとも１つを記憶するダイナミックランダムアクセスメモリ（ＤＲＡＭ）と、画素データを処理するための画素データユニット（ＰＤＵ）とから構成され、ＤＲＡＭと同じ集積回路（ＩＣ）チップに集積される。 - 特許庁

Then, the navigation device 17 deforms the pre-operation diagnosis image a1 by the map conversion based on the image surface curving information supplied from a memory chip in the endoscope 11 and inputs the deformed image in a mixer 21 via a cable 20.例文帳に追加

さらに、ナビゲーション装置１７は内視鏡１１のメモリチップから供給される像面湾曲情報に基づいて術前診断画像ａ１を写像変換による変形処理をしてケーブル２０によってミキサ２１に入力する。 - 特許庁

When the compressing and restoring device is incorporated in a device to compress write data, the memory capacity is reduced to a half through 50% compression and chip area which is almost a half as large as that of a conventional article having the same capacity is needed.例文帳に追加

圧縮／復元装置をデバイスに内蔵してライトデータを圧縮するようにすれば、５０％圧縮の実行でメモリ容量を半分に抑えられ、同じ容量の従来品に比べ半分ほどのチップ面積ですむ。 - 特許庁

To prevent, on a chip set having a plurality of processors, an IO hub, and a memory controller connected thereto, propagation of a failure within a section of the whole system divided to a plurality of sections to other sections during operation of OS on each section.例文帳に追加

複数のプロセッサ・IOハブ・メモリコントローラを接続するチップセット上で、システム全体が複数の区画に分割されてそれぞれの区画上でOSが稼動している時に、区画内の障害が他の区画に伝播しないようにする。 - 特許庁

To provide a system that stores ID data as a large amount as possible in an ID information area in RFID, and validates the ID while minimizing an overall increase in memory space of an RFID chip.例文帳に追加

ＲＦＩＤのチップ全体のメモリ領域の増加を極力抑え，ＲＦＩＤのＩＤ情報領域にできるだけ多く，ＩＤそのもののデータを格納し，且つＩＤの正当性も保証することができるシステムを提供すること。 - 特許庁

When a transaction is settled with the non-contact version IC chips 100 by using an electronic money, a reader/writer 20 transmits the electronic money, based on the sufficiency information E to a closed memory region 104 of the non-contacting version IC chip 100.例文帳に追加

リーダ／ライタ２０は、非接触型ＩＣチップ１００との間で電子貨幣を用いた取引の決済を行う際に、充足情報Ｅに基づく電子貨幣を、非接触型ＩＣチップ１００のクローズドメモリ領域１０４に送信する。 - 特許庁

To prevent malfunction immediately after the chip selection even when not only off-leak current is reduced but also leak element other than the off-leak exists in the decoder circuit of semiconductor memory device.例文帳に追加

本発明は、半導体記憶装置のデコーダ回路において、オフリーク電流を削減するのみでなく、オフリーク以外のリーク成分がある場合でも、チップ選択直後の誤動作を防止できるようにすることを最も主要な特徴とする。 - 特許庁

In the memory chip 10, data are sequentially input to the plurality of data register areas 13a-13d, and the data are written to the corresponding cell array areas from the data register areas finishing the data input in the background.例文帳に追加

メモリチップ１０においては、複数のデータレジスタエリア１３ａ乃至データレジスタエリア１３ｄに順次データを入力していき、そのバックグランドで、データの入力が終了しているデータレジスタエリアから、対応するセルアレイエリアへデータを書き込む。 - 特許庁

On electrodes 11 of a semiconductor chip 10, columnar posts 12 consisting of shape-memory metals are erected to mount them, so that they are connected to electrodes on the mounting board 16 via such posts 12.例文帳に追加

半導体チップ１０の電極１１上に形状記憶合金から成る円柱状のポスト１２を立設して取付けるようにし、このようなポスト１２を介して実装基板１６の電極との接続を行なうようにしたものである。 - 特許庁

To provide a semiconductor integrated circuit device which shortens the download time when data are downloaded from an external memory to an on-chip RAM and never lowers the throughput of a central arithmetic processing unit during the downloading.例文帳に追加

外部メモリからオンチップＲＡＭ上にデータをダウンロードする場合に、ダウンロード時間を短くするとともに、ダウンロード中に中央演算処理ユニットの処理能力を低下させない半導体集積回路装置を提供することにある。 - 特許庁

Meanwhile, a control part to perform predetermined control based on an output signal from the toner concentration sensor performs the predetermined control based on the characteristic information stored in the non-volatile memory chip.例文帳に追加

一方、トナー濃度センサからの出力信号に基づいて所定の制御を実施する図示しない制御部については、不揮発性メモリチップ内に記憶されている特性情報に基づいて、その所定の制御を実施するように構成した。 - 特許庁