「memory chip」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

To effectively prevent cartridge identification information such as color information of toner stored in a rewritable non-volatile memory from being erroneously rewritten, and to stably and appropriately form an image, in an image forming apparatus using a process cartridge for an image forming apparatus, having a chip including the rewritable non-volatile memory.例文帳に追加

書き換え可能な不揮発性メモリーを備えたチップが装着された画像形成装置用プロセスカートリッジを用いた画像形成装置において、上記の不揮発性メモリーに格納されているトナーの色情報等のカートリッジ識別情報が誤って書き換えられるのを有効に防止し、適切な画像形成が安定して行えるようにする。 - 特許庁

To provide a semiconductor integrated circuit in which the timing of the exchange of data between a memory and a logic part is optimized, operation performance and operation speed are improved, while current consumption is reduced, in the semiconductor integrated circuit in which the memory and the logic part are formed on a single semiconductor chip and a plurality of data processing are simultaneously carried out.例文帳に追加

メモリ部とロジック部とが単一の半導体チップ上に形成されて複数のデータ処理を同時におこなう半導体集積回路における、メモリ部とロジック部とのデータのやり取りのタイミングが最適化されて、動作性能及び動作速度が向上されるとともに消費電流が軽減される半導体集積回路を提供する。 - 特許庁

When writing data, the storage controller SC generates an protection code 604 which can specify an address of a writing destination page, splits data on the cache memory CM managed in first data length so that the written data and the protection code 604 are combined to become the second data length, and writes it in the flash memory chip MEM in a second data length unit.例文帳に追加

ストレージコントローラＳＣは、データ書き込み時に、書き込み先ページのアドレスを特定可能な保護コード６０４を生成し、書き込みデータと保護コード６０４とを合わせて第二のデータ長となるように第一のデータ長単位で管理されているキャッシュメモリＣＭ上のデータを分割し、第二のデータ長単位でフラッシュメモリ・チップＭＥＭに書き込む。 - 特許庁

An LCD driver IC chip 10 (a liquid crystal display driving device) comprises an internal semiconductor element circuit configured so that a data input circuit 11 RAM(Random Access Memory) 12 as a storage part, a logic circuit 13 as a data processing part, an output circuit 14 for outputting a signal including a latch circuit, etc., are correlated with each other.例文帳に追加

ＬＣＤドライバ（液晶表示駆動装置）ＩＣチップ１０は、データが入力される入力回路１１、記憶部としてのＲＡＭ（Random Access Memory）１２、データ処理部としてのロジック回路１３、及びラッチ回路を含み信号出力をする出力回路１４等が相関するように構成された内部の半導体素子回路を有している。 - 特許庁

When the conductivity type of the diffusion layer of a dummy cell region 22 is made opposite to that of the diffusion layers of adjacent memory cells, the diffusion layer formed in the dummy cell region 22 can also the used as a well potential supplying diffusion layer and the increase of the chip area caused by the increase of the split number of a memory cell array section can be suppressed.例文帳に追加

ダミーセル領域２２の拡散層の導電型をそれと隣接するメモリセルのセルの拡散層と逆にすれば、ダミーセル領域２２に形成される拡散層をウェル電位供給用拡散層として兼用することができ、メモリセルアレイ部の分割数が増大することによるチップ面積の増大を抑制することができる。 - 特許庁

Preferably, a controller performing set-up algorithm is formed on the same chip, mostly preferably, this set-up program decides a writing current (some times, a writing current is plural) used when binary data bits are written in a memory cell array, simultaneously, a writing current holding data previously written in the other memory cell of the array.例文帳に追加

好ましくは、これと同じチップ上にセットアップアルゴリズムを実行するコントローラが形成され、最も好ましくは、このセットアッププログラムは、アレイのメモリセルに２進データビットを書き込む際に使用される書き込み電流（書き込み電流は複数の場合もある）であって、同時に、アレイの他のメモリセルに以前書き込まれたデータを保持する書き込み電流を決定する。 - 特許庁

A single chip RTC 10 comprises an oscillating circuit, nonvolatile memory 22 for storing correcting data for its oscillation frequency, a RTC part 11 having a calendar function for counting the oscillation frequency while adjusting it in accordance with the correcting data supplied from the nonvolatile memory, and a control part 21 for controlling an input/output and an interior.例文帳に追加

発振回路と、その発振周波数に対する補正データを記憶する不揮発性メモリ２２と、この不揮発性メモリから供給された補正データに基づいて調整しつつ発振周波数をカウントし、カレンダー機能を有するＲＴＣ部１１と、入出力及び内部を制御するコントロール部２１とを単一チップＲＴＣ１０を形成する。 - 特許庁

To realize a semiconductor integrated circuit incorporating a memory circuit such a RAM in which defective address information can be easily written even in a state in which a chip is sealed in a package, further, incorporated in a board and a module, and a defective bit of a memory circuit is saved and yield rate is improved.例文帳に追加

ＲＡＭのようなメモリ回路を内蔵した半導体集積回路において、チップをパッケージに封入しさらにボードやモジュールなどに実装した状態でも容易に欠陥アドレス情報を書き込むことができ、それによってメモリ回路の不良ビットを救済して歩留まりの向上を図ることができる半導体集積回路を実現する。 - 特許庁

The base station includes a chip-repeating means which receives the signal transmitted in VSCRF-CDMA method and performs decoding and time decompression, a memory for storing a hopping pattern that is different from the hopping pattern used in an adjoining cell, and a means for notifying the hopping pattern that has already been stored in the memory to two or more mobile stations in the cell.例文帳に追加

基地局は、ＶＳＣＲＦ−ＣＤＭＡ方式で送信された信号を受信し、復号化及び時間非圧縮化を行うチップ繰り返し手段と、隣接するセルで使用されるホッピングパターンとは異なるホッピングパターンを格納するメモリと、メモリに格納済みのホッピングパターンをセル内の２以上の移動局に通知する手段とを備える。 - 特許庁

To obtain a resolving means which is less in the problem of cost and operation as compared to a memory chip, etc., embedded in a server or a paper document on a network in the case when it is necessary to permit duplication for an original formed with a duplication preventive tint block, etc.例文帳に追加

複写防止地紋等が形成されている原稿に対して複製を許可する必要がある場合、ネットワーク上のサーバや紙文書に埋め込んだメモリチップ等に比べ、コスト面/運用面の問題が少ない解決手段を与える。 - 特許庁

The memory chip of a semiconductor device, especially a DRAM, etc., has a region 15 where a protection film 8 (a first insulation layer) is removed for tests (electrical characteristics test such as a function test), the fine control of characteristics (such as salvation of a fuse), and corrections, etc.例文帳に追加

メモリチップ、特にＤＲＡＭなどの半導体装置であって、検査（機能テスト等の電気的特性検査）や特性微調整（ヒューズ救済等）・修正等の目的のために保護膜８（第１の絶縁層）を除去した領域１５を有する。 - 特許庁

The system-in-package (SiP) has a stack structure in which two memory chips 2A, 2B are stacked on the main surface of a wiring board 1 to be mounted, further a microcomputer chip 2C is stacked thereon to be mounted, and these chips are sealed with a mold resin 3.例文帳に追加

システムインパッケージ（ＳｉＰ）は、配線基板１の主面上に２個のメモリチップ２Ａ、２Ｂを積み重ねて実装し、さらにその上部にマイコンチップ２Ｃを積み重ねて実装し、これらのチップをモールド樹脂３で封止したスタック構造を有している。 - 特許庁

To provide a memory cell, a storage circuit block, a data write method and data read method in which production yield is high, cost is low, reliability is high, and the chip area can be reduced by reducing the number of metal wiring layers.例文帳に追加

本発明の目的は、金属配線層の数を減らし、製造歩留まりが高く、コストが安く、信頼性が高く、チップ面積の縮小を可能とするメモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法を提供することにある。 - 特許庁

When the microcomputer 11 is in an operation state and when the signal lines 190a-190f each are in a high impedance state, a chip selection signal or the like is transmitted between the microcomputer 11 and the memory 17 by use of the signal lines 190a-190d.例文帳に追加

マイクロコンピュータ１１が動作状態であり、かつ、信号ライン１９０ａ〜１９０ｆがハイインピーダンス状態のとき、マイクロコンピュータ１１とメモリ１７の間で、信号ライン１９０ａ〜１９０ｄを利用してチップセレクト信号等を伝達する。 - 特許庁

In response to use of at least one developing cartridge 6, the controller 30 controls each memory chip 23 to store predetermined information on all the developing cartridges 6 in association with ID codes unique to the respective developing cartridges 6.例文帳に追加

コントローラ３０は、少なくとも１つの現像カートリッジ６が使用されたことに応答して、各メモリチップ２３に対し、すべての現像カートリッジ６に関する所定の情報を各現像カートリッジ６に固有のＩＤコードと関連づけて記憶させる。 - 特許庁

To provide a nonvolatile ferroelectric memory device in which multi- bit data is stored in one cell, cell layout area is reduced, and of which price competitiveness of a chip can be secured, and method for writing and reading multi-bit data using the device.例文帳に追加

一つのセルにマルチビットデータを格納して、セルレイアウト面積を減らして、チップの価格競争力を確保することができる不揮発性強誘電体メモリ装置及びそれを用いたマルチビットデータの書込み及び読出し方法を提供する。 - 特許庁

A pattern select circuit selects an internal test pattern output from the pattern generating circuit in a first test mode, and selects an external test pattern supplied through a test terminal in a second test mode to output the selected test pattern to the memory chip.例文帳に追加

パターン選択回路は、第１試験モード時に、パターン発生回路から出力される内部試験パターンを選択し、第２試験モード時に、試験端子を介して供給される外部試験パターンを選択し、選択した試験パターンをメモリチップに出力する。 - 特許庁

An IC memory chip 27 carrying advertisement information is attached to the ink cartridge 15, and when the ink cartridge 15 is attached, the advertisement information is read into the POS terminal device 3, and the advertisement information 66 is inserted in an issued receipt 17.例文帳に追加

インクカートリッジ１５には広告情報が担持されたＩＣメモリチップ２７が取付けられており、装着されると、広告情報がＰＯＳ端末装置３に読み込まれ、発行されるレシート１７には当該広告情報６６が掲載される。 - 特許庁

By using this associative memory, picture band compression for a mechanical brain system, a data bank system, and a mobile net work terminal or the like requiring vast hardware and software hitherto can be realized with one chip or a plurality of chips.例文帳に追加

本発明の連想メモリを用いれば、従来膨大なハードウェア及びソフトウェアを必要としていた人工知能システム、データバンクシステム、及び移動ネットワーク端末用の画像帯域圧縮等を１チップ又は複数チップで実現することが可能になる。 - 特許庁

When the toner 30 is used and collected, from the memory of the ID chip 31, a managing computer 51 of the information management system stores the device number data on the information equipment wherein the toner bottle 30 were loaded in an integrated data storage section 56.例文帳に追加

このトナーボトル３０が使用済みとなって回収されると、ＩＤチップ３１のメモリから、情報管理システム５０の管理コンピュータ５１は、トナーボトル３０が装着されていた情報機器の機番データを統合データ記憶部５６に記憶する。 - 特許庁

To suppress an increase in chip area and to set the capacity of a capacitive element precisely and also to reduce the number of manufacturing processes, in a semiconductor device such as a flash memory having a capacitive element which is used in a charge pump circuit or the like.例文帳に追加

チャージポンプ回路などに用いられる容量素子を有するフラッシュメモリなどの半導体装置において、チップ面積の増加が抑えられるとともに、容量素子の容量を高精度に設定でき、かつ、製造工程を削減できるようにする。 - 特許庁

To provide a driving circuit capable of making it efficient to layout nonvolatile ferro-electric memory elements wherein a cell array part is divided into two and any cell is made selectable, minimizing the chip in size, and maximizing the elements in the driving performance.例文帳に追加

セルアレイ部を二つに分割してその中から任意のセルを選択できるようにした不揮発性強誘電体メモリ素子のレイアウトを効率的にし、かつチップのサイズを最小化し、素子の駆動能力を極大化できる駆動回路を提供する。 - 特許庁

When an unlocking key 9 having a liquid crystal element 19 built therein is inserted into the cylinder lock 6 of a door body 1, the liquid crystal element 19 operates in accordance with an ID code (memory code) built into the IC chip 17 of the key 9.例文帳に追加

本発明では、ドア本体１のシリンダ錠６に液晶素子１９が内蔵された解錠用キー９を挿入すると液晶素子１９は、解錠用キー９にのＩＣチップ１７に内蔵したＩＤコード（メモリコード）にしたがって動作する。 - 特許庁

On a film sheet 15 on the top surface of the noncontact memory card 1, an IC chip 12 which stores and processes information and a capacitor electrode 11 are mounted and at their peripheral part, an antenna pattern 14 for transmission and reception are formed in a coiled shape.例文帳に追加

非接触型メモリカード１の表面のフィルムシート１５上には、情報の記憶および処理を行うＩＣチップ１２、コンデンサ電極１１が実装されており、その周辺部に送受信用のアンテナパターン１４がコイル状に形成されている。 - 特許庁

Performing reverse bonding in a layered manner by means of ball bonding enables wires in 2 directions to be formed on a pad 4a of a memory chip 4 to produce an equivalent effect to sequential stitch bonding of wedge bonding in ball bonding.例文帳に追加

ボールボンディングによる逆ボンディングの重ね打ちを行うことにより、メモリチップ４のパッド４ａ上に２方向のワイヤを形成することが可能になるため、ボールボンディングでウエッチボンディングの連続ステッチボンディングと同等の効果を生み出すことができる。 - 特許庁

To enhance such security that a special font is not unnecessarily used in an image forming device constituted so that a developing device can be exchanged and a storage medium incorporating at least a memory chip and storing the special font can be attached.例文帳に追加

現像装置が交換可能で、少なくともメモリチップを内臓して特殊フォントを記憶させた記憶媒体を装着可能に構成した画像形成装置において、特殊フォントを不必要に使用されないようなセキュリティーの向上を図る。 - 特許庁

The radio recognizable IC chip 10 equipped with a memory stored with information regarding the lens is fixed in a lens holder fitting portion 11 formed at an edge surface of the spectacle lens 2, and an end-piece 5 is fitted and fixed in the lens holder fitting portion 11.例文帳に追加

レンズに関する情報が記憶されたメモリーを備えた無線認識可能なＩＣチップ１０を眼鏡レンズ２の縁面に形成したレンズ保持具取付部１１内に固着し、智５をレンズ保持具取付部１１にはめ込み固定する。 - 特許庁

A resistance value peculiar to each transfer component is previously stored in the non-volatile memory of the IC chip, and an IC tag reader/writer device 26 on the main body side which accesses thereto obtains the combined resistance of a primary transfer part for every color and transmits it to a main body control part 50.例文帳に追加

ＩＣチップの不揮発メモリには各転写部品固有の抵抗値を予め格納し、これにアクセスする本体側のＩＣタグリーダライタ装置２６は、色毎に１次転写部の合成抵抗を求め、本体制御部５０へ伝える。 - 特許庁

To provide thin electronic functional cards each storing a memory chip or the like, having almost the same shape and allowing internal electronic circuit types to be easily identified and to provide a card connector on which the electronic functional card is mounted.例文帳に追加

内部にメモリチップなどが収納された薄型の電子機能カードであって、カードの形状がほとんど同じであり、しかも内部の電子回路の種別を容易に識別できる電子機能カードとこの電子機能カードが装着されるカードコネクタを提供する。 - 特許庁

To obtain large relieving efficiency with small area by using a common fuse set for row/column common relieving for arbitrary one side of row relieving or column relieving, according to that the defect of row being more or the defects of column being more in a memory chip and to enhance relieving efficiency.例文帳に追加

メモリチップにロウ不良が多いかカラム救済が多いかに応じてロウ／カラム共通救済用フューズセットをロウ救済あるいはカラム救済の任意の一方に使用し、救済の効率を高め、少ない面積で大きな救済効率を得る。 - 特許庁

A main decoder 33 supplied with an output of the pre-decoder, a signal conversion circuit 34 for converting an output signal of the main decoder 33 and generating a switching signal, and a microcell 41 containing a memory circuit 20 are arranged inside the semiconductor chip 10A.例文帳に追加

該プリデコーダの出力が供給されるメインデコーダ３３と、メインデコーダ３３の出力信号を変換して切換信号を生成する信号変換回路３４と、メモリ回路２０とを含むマクロセル４１を、半導体チップ１０Ａ上の内側に配置する。 - 特許庁

When a CPU 10 directly accesses the waveform memory 21, a CS signal generation part 26 supplies a chip select signal CS2 to a direct access circuit 36 with a high-order address supplied from the CPU 10 to the CS signal generation part 26.例文帳に追加

ＣＰＵ１０が波形メモリ２１に直接アクセスする際には、ＣＰＵ１０からＣＳ信号発生部２６に供給された上位アドレスにより、ＣＳ信号発生部２６は直接アクセス回路３６へチップセレクト信号ＣＳ２を供給する。 - 特許庁

Moreover, on the liquid crystal display panel 110, a single integrated driving chip 180 including a controller part 182, a memory part 183, a level shifting part 184, a source driving part 185, a common voltage generating part 186 and a DC/DC converter 187 is mounted.例文帳に追加

また、前記液晶表示パネル１１０上にはコントローラ部１８２、メモリ部１８３、レベルシフト部１８４、ソース駆動部１８５、共通電圧発生部１８６及びＤＣ／ＤＣコンバータ１８７を含む一つの統合駆動チップ１８０が装着される。 - 特許庁

In the case of initializing an one-chip microcomputer, the state of an RS type flip flop(FF) 21 is judged, and only when the FF 21 is reset, the step-up operation of a booster circuit 17 and the data rewriting operation of a flash memory 1 are started.例文帳に追加

１チップマイクロコンピュータを初期化する際にＲＳ型フリップフロップ２１の状態を判別し、ＲＳ型フリップフロップ２１がリセットされている場合のみ、昇圧回路１７の昇圧動作と、フラッシュメモリ１のデータ書き換え動作に移行する構成とした。 - 特許庁

To shorten transfer time of relief information for relieving defect of redundant memory, and disconnect period of an electric fuse while suppressing increase of a circuit area in a semiconductor device in which a defect cell in a chip contains a self-repairable system.例文帳に追加

チップ内の不良セルが自己修復可能なシステムを含む半導体装置において、回路面積の増加を抑制しつつ、冗長メモリの不良を救済するための救済情報の転送時間、および電気ヒューズの切断時間を短縮する。 - 特許庁

The matched filter 53 executes the synchronous acquisition of the receiving chip signals D0-D3 outputted from the large-scale memory 51A and outputs a despreading timing signal TM to a despreading circuit 62, a code generating circuit 63, and the delay profile calculating part 71.例文帳に追加

マッチドフィルタ５３は、大規模メモリ５１Ａから出力される受信チップ信号Ｄ０〜Ｄ３の同期捕捉を行ない、逆拡散回路６２、コード生成回路６３、および遅延プロファイル計算部７１に、逆拡散タイミング信号ＴＭを出力する。 - 特許庁

Moreover, on the liquid crystal display panel 110, a single corporate driving chip 180 including a controller part 182, a memory part 183, a level shifting part 184, a source driving part 185, a common voltage generating part 186, and a DC-DC converter 187 is mounted.例文帳に追加

また、前記液晶表示パネル１１０上にはコントローラ部１８２、メモリ部１８３、レベルシフト部１８４、ソース駆動部１８５、共通電圧発生部１８６及びＤＣ／ＤＣコンバータ１８７を含む一つの統合駆動チップ１８０が装着される。 - 特許庁

In addition to the high-resistance loads 1 and 2 of the memory cell of an SRAM, a load nMOS is added to turn ON when the power supply potential Vdd is reduced and in a chip selecting signal CS "H" level section (standby state), and the destruction of the data is suppressed.例文帳に追加

ＳＲＡＭのメモリセルの高抵抗負荷１、高抵抗負荷２に加えて、電源電位Ｖｄｄの低下時及びチップセレクト信号ＣＳ”Ｈ”レベル区間（スタンバイ状態）にてオンさせる負荷ｎＭＯＳを付加し、該データの破壊を抑制する。 - 特許庁

The kind of ink stored in an ink cartridge 7 is read out from an IC memory chip 27, preliminary ejection time matching the ink characteristics is judged at a judging section 69 and then an ink suction mechanism is driven at a head restore driving control section 66.例文帳に追加

、インクカートリッジ７に収容されているインクの種類をＩＣメモリチップ２７から読み出して、そのインク特性に合わせた予備吐出時間を判別部６９によって判別し、ヘッド回復駆動制御部６６によりインク吸引機構を駆動する。 - 特許庁

The control part 11 mediates access to the register 12 by a CPU 20 when chip select signal CS is asserted and address signal designates an address of a non-open area 42, and mediates access to an image memory 40 by the CPU 20 when the chip select signal CS is asserted and the address signal designates an address of an open area 41.例文帳に追加

制御部１１は、チップセレクト信号ＣＳがアサートされており、かつ、アドレス信号が非開放領域４２のアドレスを指定するものである場合には、ＣＰＵ２０によるレジスタ１２へのアクセスの仲介を行い、チップセレクト信号ＣＳがアサートされており、かつ、アドレス信号が開放領域４１のアドレスを指定するものである場合には、ＣＰＵ２０による画像メモリ４０へのアクセスを仲介する。 - 特許庁

The LSI module 1 is constituted by integrally molding a circuit part 3 at a time by directly arranging and directly wiring circuit components such as a CPU 4, a memory chip 5, and a peripheral circuit chip 6, on a base substrate formed of a thermoplastic resin film 16 and then laminating and pressing them, housing the circuit 3 in a case 2, and arranging a heat radiating mechanism 7 and a connector 9.例文帳に追加

ＬＳＩモジュール１を、熱可塑性樹脂フィルム１６で構成されるベース基板にＣＰＵ４，メモリチップ５や周辺回路チップ６などの回路部品を直接配置すると共に配線を直接施し、それらを積層し加圧及び加圧することで回路部３を一括で一体成形し、その回路部３をケース２に収納して放熱機構部７とコネクタ９と配置して構成する。 - 特許庁

The image forming apparatus 10 reads the information about the amount of this exchange unit to use from the memory chip provided in the exchange unit, and decides whether this exchange unit is a genuine part or another one, based on this information read about the usage amount.例文帳に追加

画像形成装置１０は、交換ユニットに設けられたメモリチップからこの交換ユニットの使用量に関する情報を読み出し、読み出された使用量に関する情報に基づいて、交換ユニットが純正品であるか純正品以外のものであるかを判別する。 - 特許庁

An analog signal 7a from a tip 1J of each memory chip 1 is arranged on a substrate, while being separated from a digital signal 7B with a separation band 6 consisting of a wide conductor pattern and is concentrically housed at a position separated from the digital signal 7B in a connector 3.例文帳に追加

各メモリチップ１の端辺１Ｊからのアナログ信号７Ａは、幅拡の導体パターンからなる分離帯６により、デジタル信号７Ｂとは分離して基板上に配置し、コネクタ３のうち、デジタル信号７Ｂとは分離した位置に集中的に収容する。 - 特許庁

Then, the LON chips 31-31 transmit the network use recording information stored in the buffer memory 309 through the LON 21 to the information storage device 41 to be stored corresponding to a request from the information storage device 41 or the other LON chip.例文帳に追加

そして、ＬＯＮチップ３１〜３７は、情報蓄積装置４１もしくは他のＬＯＮチップからの要求に応じて、バッファメモリ３０９に記憶されたネットワーク使用記録情報をＬＯＮ２１を介して情報蓄積装置４１に伝送して蓄積させる。 - 特許庁

To provide a boost voltage generating circuit for a non-volatile ferroelectric memory device in which stable operation is performed even if power source supply voltage is varied and a chip cost can be reduced by reducing a layout area for boost voltage generation and its generating method.例文帳に追加

電源供給電圧が変動しても安定的な動作を行い且つ、昇圧発生のためのレイアウト面積を小さくすることでチップコストを減らせるようにした不揮発性強誘電体メモリ装置の昇圧発生回路及びその発生方法を提供する。 - 特許庁