「memory chip」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

An analog signal 1 is converted (2) into a digital signal, voice- compressed (3), and stored in a memory chip group 11 by scrambling (9) with a scramble key code intrinsic to the device, which is being stored in a key code ROM 10.例文帳に追加

アナログ信号１をデジタル信号に変換し２、音声圧縮し３、キーコードＲＯＭ１０に記憶されている装置固有のスクランブルキーコードによりスクランブルをかけて９、メモリチップ群１１に記憶する。 - 特許庁

To reduce the parasitic capacitance of a command/address external terminal group and a data input/output terminal group to the level of a 1-chip article, in a semiconductor storage device provided with a plurality of laminated memory chips.例文帳に追加

積層された複数のメモリチップを有する半導体記憶装置において、コマンド・アドレス外部端子群及びデータ入出力端子群の寄生容量を１チップ品程度まで低減する。 - 特許庁

To reduce required chip area and to decrease a peak current in operation by reducing the number of required sense amplifiers in a serial memory device in which an address is specified for each word unit.例文帳に追加

ワード単位でアドレス指定されるシリアルメモリ装置において、所要のセンスアンプ数を低減することにより、必要とするチップ面積を小さくするとともに、動作時のピーク電流を減少させること。 - 特許庁

To provide an information processor, program, and an information processing system, wherein a user can browse all the display of services such as services not using applications, using a memory region of an IC chip.例文帳に追加

ＩＣチップのメモリ領域を使用する、アプリケーションを使用しないサービスなどの全てのサービスの表示をユーザが閲覧することが可能な情報処理装置、プログラム、および情報処理システムを提供する。 - 特許庁

To provide a multi-plane type flash memory for improving operation speed and data throughput by simultaneously performing programming and read operations for plural planes in response to a chip enable signal containing plural bits.例文帳に追加

マルチプレーン型フラッシュメモリにおいて、複数のビットを含むチップイネーブル信号によって複数のプレーンのプログラムおよび読出し動作を同時に実行することにより、その動作速度とデータ処理量を増加させる。 - 特許庁

A service area for managing data required for realizing respective services by each service is formed for a memory of an IC chip embedded in an IC card carried by a user being a user of the services.例文帳に追加

サービスの利用者であるユーザが携帯しているICカードに埋め込まれているICチップのメモリには、サービス毎に、それぞれのサービスを実現するのに必要なデータが管理されるサービス領域が形成されている。 - 特許庁

A logic LSI is integrated into one chip together with a logic FET wherein a high-permittivity insulation film as a gate insulation film and a gate electrode are provided, so as to constitute the charge-trap type flash memory.例文帳に追加

本発明は、ゲート絶縁膜としての高誘電率絶縁膜及びゲート電極を有するロジックＦＥＴと共に、１チップ内に混載することによりロジックLSIを半導体基板上に構成する。 - 特許庁

A system-on-a-chip 40 includes support for a standard external interface, such as a Universal Serial Bus (USB) or IEEE 1394 interface, to which a host system such as flash memory test equipment can connect.例文帳に追加

システム・オン・チップ４０は、フラッシュメモリテスト装置などのホストシステムを接続することのできる、ユニバーサルシリアルバス（ＵＳＢ）やＩＥＥＥ１３９４インターフェースなどの標準外部インターフェースのサポートを含む。 - 特許庁

To provide an operation control system and circuit constitution realizing operation speed increase, power consumption reduction, and chip area reduction in a twin storage type semiconductor memory.例文帳に追加

本発明は、ツインストレージ型の半導体記憶装置において、速度向上、消費電力削減、及びチップ面積削減を実現する動作制御方式・回路構成を提供することを目的とする。 - 特許庁

To provide an integrated circuit device capable of accepting access to a built-in register from a host device without receiving a plurality of chip select signals and performing mediation between the host device and a memory.例文帳に追加

複数のチップセレクト信号を受け取ることなく、上位装置から内蔵のレジスタへのアクセスを受け付け、かつ、上位装置とメモリとの仲介を行うことができる集積回路装置を提供する。 - 特許庁

This semiconductor memory is constituted by arranging blocks 10 having a plurality of sections operated independently mutually in the direction of X (column) and Y (row) of a chip respectively.例文帳に追加

本発明に係る半導体記憶装置は、互いに独立して動作する複数のセクションを有するブロック１０を、チップのＸ（カラム）方向およびＹ（ロー）方向にそれぞれ複数個ずつ配置して構成されている。 - 特許庁

Therefore, in the composite memory chip and the data transfer method, transfer speed of data is remarkably improved compared with traditional technology which performs data transfer through DMA of an external system.例文帳に追加

したがって、本発明の複合メモリチップおよびデータ移動方法によれば、外部システムのＤＭＡを介してデータ移動を行う従来の技術と比較して、データの移動速度が著しく改善される。 - 特許庁

A delay characteristic by edge search is detected with no time for stabilization of the delay characteristic in order to stabilize a test, and is stored in a memory, in a testing-objective chip for conducting the function test at first.例文帳に追加

最初にファンクション試験を行なう試験対象チップで、試験を安定させるためにエッジサーチによる遅延特性を、遅延特性が安定するのにかかる時間をおかずに検出してメモリに保持する。 - 特許庁

A USB memory device 8 has a USB connector 22 detachably connected with a USB port of an external device such as a PC, a main control chip 23 with a built-in CPU 31 as a control means, and the like.例文帳に追加

ＵＳＢメモリ装置８は、ＰＣ等の外部装置のＵＳＢポートに着脱自在に接続されるＵＳＢコネクタ２２と、制御手段としてのＣＰＵ３１を内蔵した主制御チップ２３等を有する。 - 特許庁

To provide a read circuit which can perform a stable read operation at high speed without increasing a chip area in a circuit reading information of multi-valued memory cells in time division manner.例文帳に追加

多値型のメモリセルの情報を時分割に読み出す回路において、チップ面積を増大させること無く、高速に安定した読み出し動作が可能な読み出し回路を提供すること目的とする。 - 特許庁

A SRAM(static random access memory) chip generates address A0' signal-address A18' signal, based on counts of an external clock signal by counters (T flip-flop 120-0 to 0-120-17) in a burn-in mode.例文帳に追加

ＳＲＡＭチップは、バーンインモード中、カウンタ（Ｔフリップフロップ１２０−０〜１２０−１７）による外部からのクロック信号のカウントをもとにして、アドレスＡ０′信号〜アドレスＡ１８′信号を生成する。 - 特許庁

Further, there is provided a laser irradiator 23 for irradiating a laser to the semiconductor chip 3a for taking a step of repairing by transmitting a laser irradiation hole 22c provided in the memory/ logic inspecting probe card 22.例文帳に追加

また、このメモリ・ロジック検査用プローブカード２２に設けられたレーザ照射口２２ｃを透過してリペア処置のためのレーザを半導体チップ３ａに照射するレーザ照射装置２３が設けられる。 - 特許庁

Thus, the exposure and development or the like can be conducted under a condition that is suitable for the respective memory area and the spare area E, to improve the resolution of a pattern in the main surface of the chip.例文帳に追加

これにより、メモリ領域Ｍおよび空き領域Ｅの各々に合った条件で露光および現像等を行うことができるので、チップの主面内のパターンの解像度を向上させることができる。 - 特許庁

In addition, the multichip package 20 has a bonding wire 25 for connecting the bonding tips 22a and 22b to the chip pad 24, and a sealing layer 26 for covering the memory chips 23a and 23b and the bonding wire 25.例文帳に追加

さらに、マルチチップパッケージ２０は、ボンディングティップ２２ａ、２２ｂをチップパッド２４に連結するボンディングワイヤ２５と、メモリチップ２３ａ、２３ｂ及びボンディングワイヤ２５を被覆する封止層２６とを備える。 - 特許庁

To prevent the capacity of a memory constituting a subfield coding circuit in a plasma display panel from increasing, and accordingly to prevent the chip size of an LSI, where the subfield coding circuit is formed, from being increased.例文帳に追加

プラズマディスプレイパネルにおけるサブフィールドコーディング回路を構成するメモリの容量の増大を防止し、ひいては、サブフィールドコーディング回路が形成されているＬＳＩのチップサイズの増大を防止する。 - 特許庁

This certification medium issuing device uses an IC card as an ID card and issues it after writing a face picture same as the face picture printed on the surface of the ID card in a memory chip incorporated in the ID card in issuing the ID card.例文帳に追加

ＩＤカードとしてＩＣカードを用い、ＩＤカードの発行時、ＩＤカードに内蔵されたメモリチップに、ＩＤカードの表面に印刷される顔画像と同じ顔画像を書込んで発行する。 - 特許庁

In the method of manufacturing the memory device, the upper electrode having the chip faced to the lower electrode is formed by forming a conductive film on a phase conversion film having a dent faced to the lower electrode.例文帳に追加

この記憶素子の製造方法は、下部電極に向かうデントを有する相変換膜上に導電膜を形成することによって下部電極に向かうチップを有する上部電極を形成する。 - 特許庁

This decoded result is latched in a latch circuit K with timing with which a chip selecting signal is shifted to a valid state, and the memory cell is activated by address signals AD0-AD3 being this latched contents.例文帳に追加

このデコード結果をチップセレクト信号が有効状態に遷移するタイミングでラッチ回路ＬＫにラッチし、このラッチ内容であるアドレス信号ＡＤ０〜ＡＤ３によってメモリセルを活性化する。 - 特許庁

To realize constitution by which collision of input/output data of a memory circuit and a logic circuit on an I/O bus is prevented and a high impedance state of an I/O bus is prevented without increasing chip area.例文帳に追加

メモリ回路とロジック回路の入出力データのＩ／Ｏバス上での衝突を防止し、かつ、Ｉ／Ｏバスのハイインピーダンス状態を防止する構成をチップ面積を増加させずに実現する。 - 特許庁

To surely latch an input signal received by an input circuit by a latch circuit in clock synchronizing semiconductor memory in which the input circuit for the input signal is controlled by a chip enable signal.例文帳に追加

入力信号の入力回路がチップイネーブル信号で制御されるクロック同期式の半導体メモリにおいて、入力回路で受信した入力信号を確実にラッチ回路でラッチする。 - 特許庁

A personal digital assistant(PDA) 100 which requests the transmission of information and an IC chip 200 which transmits information stored in a memory area in response to this request are connected to a communication system 10.例文帳に追加

通信システム１０には，情報の伝送を要求する携帯情報端末１００とこの要求に応じてメモリ領域に記憶された情報を伝送するＩＣチップ２００とが接続されている。 - 特許庁

Thus, development of product variety including a plurality of power supply voltage specifications can be satisfied by developing and manufacturing only the chip memory 11 which operates by one specified power supply voltage value.例文帳に追加

これによって、前記特定した１つの電源電圧値で動作するメモリチップ１１のみを開発および製造することで、複数の電源電圧仕様を含む品種展開品に対応することが可能になる。 - 特許庁

A one-chip microcomputer 1 is provided with a decoder circuit 6 for controlling at least one partial region of an ROM 3 in which a program executed by a CPU 2 is stored to be selected by different memory addresses.例文帳に追加

ワンチップマイクロコンピュータ１には、ＣＰＵ２によって実行されるプログラムを格納するＲＯＭ３の少なくとも一部領域が異なるメモリアドレスで選択できるように制御できるデコーダ回路６がある。 - 特許庁

Then the higher-order to lower-order addresses of the memory means 108 are read out in this order to output correlation measured values (and chip delay value) in the order from a minimum to a maximum value.例文帳に追加

そして、メモリ手段１０８の上位アドレスから下位アドレス方向に向かって順番に読み出すことにより、最大値から最小値の順に相関実測値(及びチップ遅延値)を出力する。 - 特許庁

To provide a semiconductor device capable of dealing with a memory circuit for attaining a variable logic function, as a circuit equivalent to a logic circuit, and capable of providing the variable logic function with a small chip occupation area.例文帳に追加

可変論理機能を実現するための記憶回路を論理回路と等価な回路として扱うことができ、小さなチップ占有面積で可変論理機能を実現可能な半導体とする。 - 特許庁

In addition, the high-speed access of a memory is possible according to the address conversion table without not only driving a heavy-load system bus or control line outside the semiconductor chip 11 but also imposing a processing load on the CPU.例文帳に追加

また、半導体チップ１１外部の負荷の重いシステムバスや制御線を駆動したり、ＣＰＵに処理を負担させることなく、アドレス変換テーブルに従って高速にメモリをアクセスできる。 - 特許庁

In a driver for display drive having a cathode driver, an anode driver and a memory part, the semiconductor device uniformly assigns anode driver areas 10, 12, 13, 16 connected to the memory part in the chip, uniformly arranges SRAMs 18, 19 at the neighboring position of each driver area 10, 12, 13, 16 assigned uniformly, facilitates wiring wrap-around, and reduces chip size.例文帳に追加

本発明の半導体装置は、陰極ドライバ、陽極ドライバ、そしてメモリ部を有する表示ディスプレイ駆動用ドライバにおいて、前記メモリ部と結線される陽極ドライバ領域１０，１２，１３，１６をチップ内に均等割り付けし、その均等割り付けされた各陽極ドライバ領域１０，１２，１３，１６の近傍位置にＳＲＡＭ１８，１９を均等配置することで、配線引き回しが容易となり、チップサイズが縮小化される。 - 特許庁

The television broadcast receiver which limits viewing of a received program by comparing rating information of V-Chip added to received program information with previously set rating information records the rating information added to selected program information in a memory 25 while making it correspond to title information of the program, and displays a list of respective pieces of information recorded in the memory 25 at a display part 15.例文帳に追加

受信した番組情報に付加されたＶ−Chipのレイティング情報と、予め設定されたレイティング情報とを比較して、当該受信番組の視聴制限を行なうテレビジョン放送受信装置において、選局された番組情報に付加されたレイティング情報を、当該番組のタイトル情報と対応させてメモリ２５に記録し、このメモリ２５に記録された各情報を表示部１５に一覧表示する。 - 特許庁

In the semiconductor memory device having a control circuit C2 controlling an output of an on-chip compare signal OCC indicating pass/fail of data read from a memory array based on a scan signal SCAN and provided with a logic part, the prescribed terminal PAD out of a plurality of terminals for power source potentials provided in the semiconductor memory device is used for burn-in test.例文帳に追加

バーンイン試験の際に、スキャン信号ＳＣＡＮに基づいて、メモリアレイから読み出したデータのパス／フェールを表すオンチップコンペア信号ＯＣＣの出力を制御する制御回路Ｃ２を有するロジック部を備えた半導体記憶装置において、半導体記憶装置に設けられた複数ある電源電位用端子のうち所定の端子ＰＡＤをバーンイン試験用として使用する。 - 特許庁

In this system, a service provider stores license information and a program for using service into the memory card having an interface controller, a flash memory and an IC card chip, and the user can select specification of the server PC according to the license information and can use the server PC maintained by the service provider by use of the memory card by remote control.例文帳に追加

本発明では、サービス提供者がＩＣカードチップとフラッシュメモリとインターフェースコントローラを有するメモリカードにサービスを利用するためのプログラムとライセンス情報を格納し、ユーザは前記ライセンス情報に応じてサーバＰＣのスペックを選択可能であり、前記メモリカードを用いてサービス提供者が整備するサーバＰＣを遠隔操作で利用可能なシステムを提供する。 - 特許庁

The plurality of semiconductor memory chips are electrically connected to internal connecting terminals of the wiring substrate through wirings independently of each other, respectively, and the semiconductor controller chip is electrically connected to the other internal connecting terminals of the wiring substrate through the interposer chip, which allows to control independently of each other.例文帳に追加

前記複数の半導体メモリチップは、それぞれ前記配線基板の内部接続用端子と配線を介して互いに独立に電気的に接続されてなり、前記インタポーザチップを介して前記配線基板の他の内部接続用端子と電気的に接続されてなる前記半導体コントローラチップによって、互いに独立に制御される。 - 特許庁

BGAs 11a-11d for NAND memory are mounted on both sides of the mounting substrate 9, a semiconductor chip 16 for the controller is mounted by COB on the backside of the mounting substrate 9, and the connector 3 is mounted on the mounting substrate 9 in a manner of being shifted in a lateral direction so as not to be overlapped with the semiconductor chip 16 for the controller.例文帳に追加

実装基板９の両面にＮＡＮＤメモリ用ＢＧＡ１１ａ〜１１ｄを実装し、実装基板９の裏面にコントローラ用半導体チップ１６をＣＯＢ実装し、コントローラ用半導体チップ１６と重ならないように横方向にずらされた状態でコネクタ３を実装基板９上に実装する。 - 特許庁

A content reproduction device 200 is configured to read a chip ID 23 first in an IC chip 22, also read encryption IDs 23' and 25' in an ID memory 24, further decrypt them with a prescribed key 27, and allow the content to be reproduced only when all of the IDs are correctly reproduced as before.例文帳に追加

コンテンツ再生装置２００では、先ずＩＣチップ２２内のチップＩＤ２３を読み出すと共に、ＩＤメモリ２４内の暗号化ＩＤ２３′，２５′も読み出してさらに所定の鍵２７で復号化し、これらのＩＤが全て正しく元通り再現されたときに限り、該コンテンツの再生を許可するように構成する。 - 特許庁

The semiconductor device is composed so that the semiconductor chips 12(1), 12(2) are mounted on the package substrate 11, the memory controller 13 and the power-supply chip 14 are mounted on the semiconductor chip 12(2), and the semiconductor capacitor is used for stabilizing a voltage supplied to the semiconductor chips 12(1), 12(2).例文帳に追加

そして、半導体装置は、パッケージ基板１１上に半導体チップ１２（１），１２（２）が積載され更に、メモリコントローラ１３と、電源チップ１４とが半導体チップ１２（２）上に積載されると共に、半導体キャパシタは、半導体チップ１２（１），１２（２）に供給される電圧を安定化させるために用いられる。 - 特許庁

In this analysis method, a semiconductor wafer is measured for every chip by measuring means 1, and wafer map data 6 of the semiconductor wafer are formed based on the data resulting from the measurement for every chip, and the pattern of this wafer map data 6 of the semiconductor wafer is compared with the image pattern formed for every defective factor and stored in a memory part.例文帳に追加

半導体ウエハを測定手段１でチップ毎に測定し、その測定によるチップ毎の測定結果のデータによって、半導体ウエハのウエハマップデータ６を作成し、この作成したウエハマップデータ６のパターンと予め不良要因毎に作成されて記憶部に格納されている画像パターンとを比較する。 - 特許庁

The non-contact IC tag member 10 is equipped with: a base; an IC chip which is arranged on the base, and an antenna circuit which is electrically connected to the IC chip and is arranged on the base; and a holding section 1 to which the non-contact IC tag 2 is fixed and which is constituted of a shape memory polymer.例文帳に追加

基材と、基材上に配置されたＩＣチップと、ＩＣチップに電気的に接続され、かつ基材上に配置されたアンテナ回路とを備える非接触ＩＣタグ２と、非接触ＩＣタグ２が固定され、かつ形状記憶ポリマーで構成される把持部１と、を備えることを特徴とする非接触ＩＣタグ部材１０。 - 特許庁

To provide a manufacturing method for a semiconductor device that reduces the gate tunnel leakage current and GIDL current of an on-chip memory mounted on SRAM and system LSI, a microprocessor, or a MOS transistor used for system LSI.例文帳に追加

ＳＲＡＭやシステムLSIに搭載されるオンチップメモリ、マイクロプロセッサ、あるいは、システムＬＳＩで用いられるＭＯＳトランジスタのゲートトンネルリーク電流やＧＩＤＬ電流を低減する半導体装置の製造方法を提供する。 - 特許庁

An information recording medium used for a fade-in memory is an arrangement in which metal nano-particles 16 are processed to nano-scale and self-organized on a semiconductor chip, and the metal nano-particles 16 are a basic unit of an information recording element.例文帳に追加

フェードインメモリに用いる情報記録媒体は、金属ナノ粒子１６をナノスケールに加工し半導体チップ上に自己組織化させた配列体で金属ナノ粒子１６を情報記録素子の基本単位とする。 - 特許庁

A user authentication part 52 of an IC chip 13 loaded on a terminal 2 authenticates a user 1 without performing communication with an AP 3 by using user authentication information 16 stored in a terminal side memory 51.例文帳に追加

端末２に搭載されるＩＣチップ１３のユーザ認証部５２は端末側メモリ５１に記憶されたユーザ認証情報１６を用いることにより、ＡＰ３と通信を行うことなくユーザ１の認証を行う。 - 特許庁

The information storage medium has an antenna coil and an IC chip having a memory, the information write means includes a transmit antenna and a data transmitter, and the information read means has a transmit/receive antenna and a data transmitter/receiver.例文帳に追加

情報記憶媒体がアンテナコイルとメモリを備えたＩＣチップとを有し、情報書込み手段が送信アンテナとデータ送信装置とを備え、情報読取り手段が送受信アンテナとデータ送受信装置とを備える。 - 特許庁