「memory chip」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

To eliminate the risk in which contents of a transmitted packet are changed by a third person in the case of accessing a memory in a plurality of systems by one command in an integrated circuit chip having stored therein a plurality of systems.例文帳に追加

複数のシステムが存在する集積回路チップに対して、１つのコマンドで複数のシステム内メモリへアクセスする場合に、送信されたパケットの内容が第三者によってすり替えられる危険性を排除する。 - 特許庁

To provide a memory device having chip architecture in which die size can be reduced and mass productivity is improved by increasing the number of obtainable dies, also current consumption of peripheral circuits is reduced, and which is advantageous to high speed operation.例文帳に追加

ダイサイズの減少が可能であり、取得可能なダイ数を増加させて量産性を向上するチップ構造を有し、また周辺回路で消費される電流を減らし、高速動作に有利なメモリ装置を提供する。 - 特許庁

A gap between the main surface (lower surface) of the memory chip 1 and the main surface of the substrate 2 is filled with underfill resin (sealing resin) 10 of sealing material for protecting the connection part of both of them and relieving thermal stress.例文帳に追加

メモリチップ１の主面（下面）とパッケージ基板２の主面との隙間には、両者の接続部の保護および熱応力の緩和を図るための封止材であるアンダーフィル樹脂（封止樹脂）１０が充填されている。 - 特許庁

To provide a semiconductor memory in which chip size is not enlarged and a region of a ROM block can be utilized effectively even when the number of times of use of a ROM block which cannot be rewritten freely by a user is increased.例文帳に追加

ユーザーが自由に書き換えられないＲＯＭブロックの使用数を増やした場合でも、チップサイズが大きくならず、しかも、ＲＯＭブロックの領域を有効に活用し得る半導体記憶装置を提供する。 - 特許庁

When a memory switch S0 is turned on and also any of shot switches S1 to S4 is turned on, a one-chip CPU 36 in a shot box 12 stores the zoom position and the focus position at such a time corresponding to the shot switch which is turned on.例文帳に追加

ショットボックス１２の１チップＣＰＵ３６はメモスイッチＳ０がオンされると共に、ショットスイッチＳ１〜Ｓ４のいずれかがオンされると、そのショットスイッチに対応させてそのときのズーム位置とフォーカス位置とを記憶する。 - 特許庁

This multichip package 20 has a circuit board 21 that have a plurality of bonding tips 22a and 22b, and memory chips 23a and 23b that are packaged onto the circuit board 21 and at the same time form a plurality of chip pads 24 on the upper surface.例文帳に追加

マルチチップパッケージ２０は、複数のボンディングティップ２２ａ、２２ｂを有する回路基板２１と、回路基板２１に実装され且つ上面に複数のチップパッド２４が形成されているメモリチップ２３ａ、２３ｂとを備える。 - 特許庁

To eliminate malfunction at the time of read-out caused by a coupling noise from a non-selection bit line being adjacent to a selected bit line without increasing chip area and an operation cycle time with respect to a semiconductor memory.例文帳に追加

半導体メモリ装置において、チップ面積及び動作サイクル時間を増大することなく、選択したビット線に隣接する非選択のビット線からのカップリングノイズによる読み出し時の誤動作を解消する。 - 特許庁

An antenna element 10 is mounted on one main surface of the laminated substrate 101, and circuit elements such as an IC 201 for down converter, a CPU chip 301, and a flash memory 302 are mounted on the other main surface thereof.例文帳に追加

積層基板１０１の一方主面にはアンテナ素子１０が実装され、他方主面にはダウンコンバータ用ＩＣ２０１、ＣＰＵチップ３０１およびフラッシュメモリ３０２等の実装回路素子が実装されている。 - 特許庁

A mutual authentication part 53 of the IC chip 13 performs mutual authentication with the AP 3 by performing prescribed communication with the AP 3 by using terminal side mutual authentication information 17 stored in the terminal side memory 51.例文帳に追加

ＩＣチップ１３の相互認証部５３は端末側メモリ５１に記憶された端末側相互認証情報１７を用いてＡＰ３と所定の通信を行うことにより、ＡＰ３との相互認証を行う。 - 特許庁

To provide an integrated circuit chip capable of simplifying processing in performing memory management capable of maintaining the consistency of data even when power is interrupted during data write, a data read method and a data write method.例文帳に追加

データ書き込み中の電源断でもデータの一貫性を維持できるメモリ管理を行うにあたり、処理を単純化することの可能な、集積回路チップ、データ読み出し方法、およびデータ書き込み方法を提供する。 - 特許庁

Data pad regions (95a-95d) are arranged in respective quadripartite regions of a semiconductor memory chip in a rectangular shape, and data pads are utilized selectively in each of the quadripartite regions in accordance with word constitution.例文帳に追加

矩形形状の半導体メモリチップ（１）の４分割領域それぞれに、データパッド領域（９５ａ−９５ｄ）を配置し、語構成に応じて、４分割領域それぞれにおいて選択的にデータパッドを利用する。 - 特許庁

The integrated chip is further provided with a memory controller that adjusts a reading request and a writing request from the comb line filter to the frame buffer and a reading request and a writing request from the IPC to the frame buffer.例文帳に追加

集積チップは、櫛形フィルターからフレームバッファへの読取り要求および書込み要求とIPCから当該フレームバッファへの読取り要求および書込み要求とを調整するメモリコントローラを更に備えている。 - 特許庁

An IC chip is incorporated in an IC card, and the information of a point service to be issued from a store used by a user 1 by purchasing merchandise, or receiving the offer of a service can be stored in its memory.例文帳に追加

ICカード２にはICチップが内蔵されており、そのメモリに、ユーザ１が商品を購入したり、サービスの提供を受けるなどして利用する店舗から発行されるポイントサービスの情報が記憶可能とされる。 - 特許庁

To solve a problem on an increase of an area of a chip, found when a memory exclusively used for transferring data is loaded inside of an LSI as a means for transmitting a result of the operation by a coprocessor to a processor, in the LSI provided with the coprocessor besides the processor.例文帳に追加

プロセッサの他にコプロセッサを搭載したＬＳＩで、コプロセッサの演算結果をプロセッサに送る手段として、データ転送専用のメモリをＬＳＩの内部に搭載するとチップの面積が増大してしまう。 - 特許庁

Consequently, the failure caused by the lowering of the etching accuracy in the end region of the memory cell array and the yield and operational reliability of the storage device can be improved with hardly causing increase in the chip size of the device.例文帳に追加

メモリセルアレイ端の領域のエッチング精度の低下に起因した不良を防ぐことができ、チップサイズの増加をほとんど招くことなく、歩留まりが高く且つ動作の信頼性の高い動作を実現できる。 - 特許庁

A logic circuit block 11 and a memory circuit block 12 are provided to a semiconductor chip 10, and a timing control circuit block 13 controlling the transmission timing of signals is provided to an interconnect line between the circuit blocks 11 and 12.例文帳に追加

半導体チップ１０には、論理回路ブロック１１とメモリ回路ブロック１２とが形成され、これら回路ブロック間の配線には、信号の伝播タイミングを調整するタイミング調整回路ブロック１３が設けられている。 - 特許庁

To provide a method for fabricating a nonvolatile semiconductor memory while minimizing the chip size by minimizing the alignment error and self-aligning the layers with the gate electrode.例文帳に追加

アライメント誤差を最小限に抑えチップサイズを最小限に抑えて製造することができると共に、ゲート電極に対して層を自己整合的に形成して製造できる不揮発性半導体記憶装置の製法を提供する。 - 特許庁

This allows the memory chip 103 and ASIC 104 to mount the wiring chips 102 on the wiring chips 102 at a high density, and to also realize a high speed because the wiring distances are short.例文帳に追加

これにより、記憶装置チップ１０３及びＡＳＩＣ１０４が配線チップ１０２を配線チップ１０２上に高密度実装することができると共に、その配線距離も短くなるため高速化も実現される。 - 特許庁

This method provides the allocation releasing by applying the existing technology designed to use a new multiprocessor integrated circuit having an on-chip shared memory, with the single-processor integrated circuit technology.例文帳に追加

この方法は、オンチップ共用メモリを備えた新しいマルチプロセッサ集積回路を、シングル・プロセッサ集積回路技術と共に使用するように設計された既存の技術を使用して割振り解除することができるようにする。 - 特許庁

A CPU 17 writes data corresponding to the locus to a drawing memory 33 and generates a picture corresponding to the locus to cause the plasma display panel 22 to draw a picture through a one-chip IC 18 and a PDP driver 21.例文帳に追加

ＣＰＵ１７は同軌跡に対応するデータを描画メモリ３３に書き込み、同軌跡に相当する画面を生成して１チップＩＣ１８とＰＤＰドライバ２１を介してプラズマディスプレイ２２に描画させる。 - 特許庁

Switching circuits 4A and 18A disposed in a semiconductor memory chip switch the interface function of a predetermined second external connection electrode according to the state of a potential applied to a first external connection electrode by a bonding option.例文帳に追加

半導体メモリチップが備える切り換え回路（４Ａ，１８Ａ）は、ボンディングオプションにより第１の外部接続電極に印加される電位状態に応じて所定の第２の外部接続電極のインタフェース機能を切り換える。 - 特許庁

Thereby, the contact point section 231 is shielded and protected from the impact to cause distortion etc., the static electricity and electromagnetic waves to cause the destruction or malfunction of the memory IC chip 235 and the toner etc., to cause contamination.例文帳に追加

このことにより、接点部２３１は、歪みなどを生じさせる衝撃、メモリＩＣチップ２３５を破壊しまたは誤動作させる静電気や電磁波、および汚損を生じるトナー等から遮断され保護される。 - 特許庁

To obtain a solid-state imaging apparatus capable of widening a dynamic range of a captured image, without using a field memory which causes increase in the chip size, and further by preventing the influence due to a leakage current, upon a data signal to be sampled/held.例文帳に追加

チップサイズの増大を招くフィールドメモリを用いることなく、しかも、サンプルホールドされるデータ信号へのリーク電流の影響を回避しつつ、撮像画像のダイナミックレンジを広げることができる固体撮像装置を得る。 - 特許庁

As the microcomputer chip 2C is constituted of a multi-port structure equipped with various interfaces with the external unit of the system in addition to the interface with the inside of the system, the number of terminals (pins) is much more than the memory chips 2A, 2B.例文帳に追加

マイコンチップ２Ｃは、システム内部とのインターフェイスに加えて、システム外部との各種インターフェイスを備えた多ポート構造で構成されているので、端子（ピン）の数はメモリチップ２Ａ、２Ｂに比べて遥かに多い。 - 特許庁

In the case of initializing an one-chip microcomputer, the state of an RS type flip flop(FF) 21 is judged, and only when the FF 21 is reset, the data rewriting operation of a flash memory 1 is started.例文帳に追加

１チップマイクロコンピュータを初期化する際にＲＳ型フリップフロップ２１の状態を判別し、ＲＳ型フリップフロップ２１がリセットされている場合のみ、フラッシュメモリ１のデータ書き換え動作に移行する構成とした。 - 特許庁

To provide a semiconductor memory device which includes a sense circuit having a column switching function of maintaining maximum capacity balance of a sense line and a reference data line and suppressing the increases of a circuit and a chip area to minimum.例文帳に追加

センス線、参照データ線の容量バランスを最大限に保ち、回路の増大とチップ面積の増大を最小限に抑えたカラム切り替え機能を持つセンス回路を有する半導体記憶装置を提供する - 特許庁

Thus, a function for expanding the input interface is attained, and even a memory burn-in device structure with an existing hardware facility enables chip burn-in, and thereby cost is saved on, and a convenient advantages is acquired at high speed.例文帳に追加

こうして入力インタフェース拡充の機能を達成し、既存のハードウエア設備を改修せずにメモリバーンイン装置構造でチップバーンインを可能とし、コストを節約し、快速で、便利な長所を具備するようにした。 - 特許庁

To integrate a multitude of circuits in one chip without complicating a manufacturing process, in a semiconductor integrated circuit comprising a plurality of circuit blocks having different manufacturing processes such as an analog circuit, a logic circuit, a memory circuit or the like.例文帳に追加

アナログ回路、ロジック回路、メモリ回路等のように製造プロセスが異なる複数の回路ブロックを含む半導体集積回路において、製造プロセスを複雑にすることなく、１つのチップに多くの回路を集積する。 - 特許庁

To provide a nonvolatile semiconductor memory device which performs determination of verification read-out by wired OR structure without using a fuse, and whose chip size is reduced in comparison with the conventional manner to the extent that no fuse is provided.例文帳に追加

フューズを用いずにベリファイ読み出しの判定をワイアードオア構成により行うことを可能とし、フューズを設けない分、チップサイズを従来に比較して低減した不揮発性半導体記憶装置を提供する。 - 特許庁

The system for managing the information comprises a non-contact IC chip 7, which stores a status flag to indicate whether data stored in its embedded memory is successfully updated and a processing number of the process that server 1 executes next.例文帳に追加

非接触ICチップ７には、内蔵するメモリに記憶されている情報の書き換えが成功したのか否かを表す状態フラグと、サーバ１が次に実行する処理を表す処理番号が保持されている。 - 特許庁

The tool for reutilizing at least part of the used ink cartridge (10) includes a correcting device (20) for correcting ink remaining amount data of a memory chip (18) set in the used ink cartridge.例文帳に追加

使用済みのインクカートリッジ（１０）の少なくとも一部の再利用化を図るための用具であって、使用済みインクカートリッジに取り付けられているメモリチップ（１８）のインク残量データを修正するための修正装置（２０）を含む。 - 特許庁

To mix memory circuits, logic circuits, or logic circuits in high density in a semiconductor device, by enabling a large capacity of capacitive element required for a semiconductor device to be effectively formed within a semiconductor chip.例文帳に追加

半導体装置に必要な大容量の容量素子が半導体チップ内に効果的に形成できるようにし、メモリ回路、ロジック回路あるいはアナログ回路が半導体装置に高密度に混載できるようにする。 - 特許庁

Small capacity local memories 13 and 14 are connected to audio processors 10 and 11 in video and audio processing equipment that is based on the UMA method in which the video process and the audio process share an external memory and contained in a chip.例文帳に追加

１チップに収められ、外部に存在するメモリをビデオ処理とオーディオ処理とで共有するＵＭＡ方式に基づくビデオ・オーディオ処理装置において、オーディオ処理プロセッサ10,11に小容量のローカルメモリ13,14を接続する。 - 特許庁

To provide a gray level correction device by which gray level correction is performed to an output image of an imaging part in which a plurality of sensor chips are arranged in line by every sensor chip and memory capacity required for holding gray level correction data is reduced.例文帳に追加

複数のセンサチップを一列に配列した撮像部の出力画像をセンサチップ別に階調補正でき、かつ階調補正データの保持に要するメモリ容量を少なくできる階調補正装置を提供する。 - 特許庁

The power source intermittent disconnection management part, which is not stored in a ROM part of the emulation memory together with software of debugging object and operates independently, operates the emulation memory and the evaluation chip to generate the pseudo event, thereby realizing the pseudo power source intermittent disconnection.例文帳に追加

エバリュエーションチップと、エミュレーションメモリと、電源瞬断管理部と、ホストシステムとを備え、デバッグ対象ソフトウェアと共にエミュレーションメモリのＲＯＭ部に格納されず、独立して動作する前記電源瞬断管理部が前記エミュレーションメモリと前記エバリュエーションチップの操作し、擬似事象を発生させることにより擬似電源瞬断を実現する。 - 特許庁

the file server is accessed by the network and the web browser, the target is selected out of a plurality of fail bit maps stored in the file server using the display control file and taken in the memory, defect analyzed result of the memory chip is displayed on the display device.例文帳に追加

上記ネットワークとｗｅｂブラウザにより上記ファイルサーバにアクセスし、上記ファイルサーバに格納されている複数のフェイルビットマップの中から目的のものを上記表示制御ファイルを用いて選択して上記メモリに取り込んで、上記メモリチップの不良解析結果を上記ディスプレイ装置に表示させる。 - 特許庁

The data processor comprises a central processing unit (7), a graphics controller (8), a display controller (3), an image recognition module (2), a memory controller (15) capable of controlling access to an external memory (17), and image data input parts (4, 5) allowing for image data input from outside and necessary format conversion, and is formed in one chip.例文帳に追加

中央処理装置（７）、描画制御部（８）、表示制御部（３）、画像認識モジュール（２）、外部メモリ(１７)に対するアクセス制御が可能なメモリコントローラ(１５)、及び外部から画像データ入力と必要なフォーマット変換を行うことが可能な画像データ入力部(４，５)を有し、1チップに形成される。 - 特許庁

There are formed a chip region 21 having a memory storage area built-in, a scribing region 24 for cutting the wafer, a pad 22 for which electric signals are supplied to write data in the memory storage area, and a leading line 23 for electrically connecting the pad 22 to the storage area, on a semiconductor wafter 20.例文帳に追加

半導体ウエハ２０上に、記憶領域を内蔵するチップ領域２１、半導体ウエハを切断するためのスクライブ領域２４、記憶領域にデータを書き込むために外部から電気信号が供給されるパッド２２、およびパッド２２と記憶領域とを電気的に接続する引き出し配線２３を形成する。 - 特許庁

Since the whole or a part of an instruction decoder 8 is composed of a flash memory 8b, an instruction code is easily changed only by rewriting the contents of the memory 8b even in the case of requiring the change and addition of a peripheral circuit with the change and addition of the specification of a microcomputer in the case of executing program evaluation by the evaluation chip.例文帳に追加

インストラクションデコーダ８の全部又は一部をフラッシュメモリ８ｂとした為、評価用チップでプログラム評価を行う場合、マイクロコンピュータの仕様の変更、追加に伴い、周辺回路の変更、追加を必要とする場合であっても、フラッシュメモリ８ｂの内容を書き換えるだけで命令コードを容易に変更できる。 - 特許庁

A flash memory of a memory 9 connected to a baseband chip 3 stores image/sound related information during a telephone mode (contrast information during the telephone mode, screen luminance information, sound volume information) and the image/sound related information during a TV viewing mode (the contrast information during the TV viewing mode, the screen luminance information, the sound volume information).例文帳に追加

ベースバンドチップ３に接続されているメモリ９のフラッシュメモリには、電話モード時の画像／音の関連情報（電話モード時のコントラスト情報、画面輝度情報、音量情報）、及びＴＶ視聴モード時の画像／音の関連情報（ＴＶ視聴モード時のコントラスト情報、画面輝度情報、音量情報）が格納されている。 - 特許庁

Address buses 26, 28 for applying chip select signals, respectively, to the terminals of both ROMs (31, 33) from the memory control section 25 side are also connected between the memory control section 25 and the first and second ROMs (31, 33) so that both ROMs (31, 33) can be accessed selectively using the ROM bus 24.例文帳に追加

メモリ制御部２５と第１、第２のＲＯＭ（３１、３３）との間には、ＲＯＭバス２４を使用して双方のＲＯＭ（３１、３３）への選択的なアクセスが可能なように、メモリ制御部２５側から双方のＲＯＭ（３１、３３）の端子に対し夫々チップセレクト信号を印加するためのアドレスバス２６、２８も接続される。 - 特許庁

The SD memory card interface controller 3 is an LSI made into one chip for performing operation control inside the SD memory card, a CPU 6 is provided inside this controller, only the CPU 1 can access an RTC 10 and accessed and read data are stored in the secret RAM area of the FLASH ROM.例文帳に追加

ＳＤメモリカードインタフェースコントローラ３はＳＤメモリカード内部の動作制御を行う１チップ化されたＬＳＩであり、このコントローラ内部には、ＣＰＵ６が設けられ、ＣＰＵ１のみが、ＲＴＣ１０へアクセスすることができ、アクセスして読み出されたデータは、ＦＬＡＳＨ ＲＯＭの秘匿ＲＡＭ領域に格納される。 - 特許庁

Each block ease flag is a flag holding whether the memory block corresponding thereto is in an erasable or writable state and a boot block erase control circuit 12 allows the block including the boot area of the single-chip microcomputer 1 to be erased only when the memory blocks which does not include the boot area are all in the erase state.例文帳に追加

ブロック消去フラグは、それに対応するメモリブロックが消去状態であるか書き込み状態であるかを保持するフラグであり、シングルチップマイコン１のブート領域を含まないメモリブロックがすべて消去状態であるときにのみブート領域を含むブロックの消去を許可するブートブロック消去制御回路１２を備える。 - 特許庁

Fixed data can be stored previously in a non-volatile region by constituting arbitrarily the number of transistors of a floating gate type for one bit by the number of contacts, the memory array can be also used for a mask ROM storing the loader program or the like, then the non-volatile memory array in which the chip area is reduced can be realized.例文帳に追加

１ビットに対するフローティングゲート型トランジスタ数をコンタクト数により任意に構成することによって、あらかじめ不揮発性領域内に固定データを格納することができ、ローダプログラム等を格納したマスクＲＯＭに兼用することができてチップ面積を削減した不揮発性メモリアレイを実現することができる。 - 特許庁

To solve a problem that a conventional sine wave generating circuit extracts data of an address corresponding to an input value from a memory circuit, and D/A converts the extracted data to generate an analog output signal varying in a sine wave shape, consequently a memory circuit occupies a large area in a chip to raise its cost.例文帳に追加

従来の正弦波発生回路は、入力値に該当するアドレスのデータをメモリ回路から抽出して、抽出したデータをＤ／Ａ変換することで正弦波状に変化するアナログ出力信号を生成するので、メモリ回路が大きなチップ面積を占めてしまい、コストが増大してしまう。 - 特許庁