「memory chip」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

A sequence flag monitoring part 41 detects the assert of a status check signal and notifies a buffer control part 42 of the detection, and the buffer control part 42 disables a buffer, and generates a bus access by controlling chip enable, output enable and address bus, and reads a sequence flag inside a flash memory, and starts the monitor of automatic erasing operation executing circumstances.例文帳に追加

シーケンスフラグ監視部４１はステータスチェック信号のアサートを検出したことをバッファ制御部４２に通知し、バッファ制御部４２によってバッファをディセーブルし、チップイネーブル、アウトプットイネーブル、アドレスバスを制御することによってバスアクセスを生成してフラッシュメモリ内部のシーケンスフラグをリードし、自動消去動作実行状況の監視を開始する。 - 特許庁

Also, in the actual operation, the CPU core 40 controls the I/O control circuit 34 to a signal break state, thus electrically breaking an external terminal and an address/data bus 37, preventing the inside of the chip from being affected by external noise, and preventing the address and data of the flash memory and CPU core chips 20 and 30 from being leaked to the outside.例文帳に追加

また、実動作時には、ＣＰＵコア４０が入出力制御回路３４を信号遮断状態に制御するので、外部端子とアドレス／データバス３７を電気的に遮断されて、チップ内部は外部からのノイズの影響を受けることがなければ、フラッシュメモリチップ２０およびＣＰＵコアチップ３０のアドレスやデータが外部に漏れることもない。 - 特許庁

The IC module for use in a contactless IC card by adhesion has on the film substrate the IC chip including the memory storing unique information and the microprocessor for information processing, and wiring including the antenna circuit for transmitting the unique information to an external apparatus, and the film substrate includes a Y-shaped slit penetrating the film substrate except over the wiring.例文帳に追加

非接触ＩＣカードに接着にて内蔵され、固有情報を格納するメモリや情報処理を行うマイクロプロセッサを含むＩＣチップと、外部機器と固有情報の送受信を行うためのアンテナ回路を含む配線が、フィルム状基板に備えられ、前記フィルム状基板には、前記配線を避けて前記フィルム状基板を貫通するＹ字状切り込みを形成したこと。 - 特許庁

Therefore, in the video data compressing apparatus, the use of an external frame memory is reduced to decrease power consumption, and the discrete cosine transform/inverse discrete cosine transform part and the quantization/dequantization part are provided in processing units to form a system on-chip SOC, thereby easily miniaturizing the video data compressing apparatus and a portable electronic system equipped therewith and reducing their power consumption.例文帳に追加

したがって、ビデオデータ圧縮装置は、外部フレームメモリの使用を減らして電力消耗を減少させ、離散余弦変換／逆離散余弦変換部と、量子化／逆量子化部を各々のプロセッシングユニットに具備して、システムオンチップＳＯＣを形成することによって、ビデオデータ圧縮装置及びこれを具備する携帯用電子システムの小形化及び低消耗電力実現が容易である。 - 特許庁

A semiconductor storage device 10 comprises: an organic substrate 11 which has external connection terminals provided on one surface thereof and is divided into pieces having substantially the same plane shape as areas provided with the external connection terminals; a lead frame 13 positioned relative to the organic substrate 11 and having a mounting area 21; and a semiconductor memory chip 15 bonded to the mounting area 21.例文帳に追加

半導体記憶装置１０は、一方の面に外部接続端子が設けられ、外部接続端子が設けられる領域と略同じ平面形状に個片化された有機基板１１と、有機基板１１に対して相対的に位置決めされた載置領域２１を有するリードフレーム１３と、載置領域２１に接着された半導体メモリチップ１５と、を備えることを特徴とする。 - 特許庁

In this anti-counterfeit thread, a semiconductor chip including a memory for a plurality of bits and provided with antenna wiring is adhered or embedded to/in one side of a base material made of paper slit in narrow width, and the anti-counterfeit thread is stuck to the surface of the sheet-shaped base material or inserted into the sheet-shaped base material.例文帳に追加

複数ビットのメモリを内蔵し、かつ、アンテナ配線を備えた半導体チップを、細幅にスリットした紙製基材の片面に接着または埋没させて成ることを特徴とする偽造防止用スレッドであり、本発明の第二手段は、偽装防止用スレッドをシート状基材の表面に貼合またはシート状基材の内部に挿入して成ることを特徴とする偽造防止用紙である。 - 特許庁

A cartridge 10 has a pair of housing portions 12 and 14 having apertures 74 and 76 at a joint formed between them, a memory chip 24 realizing electrical contact via the apertures 74 and 76, and a protrusion 122 protruding from one of the housing portions 12 and welded with the other housing portion 14 in a cavity 126 of this portion.例文帳に追加

カートリッジ１０は、両者のあいだに形成される継ぎ目において開口７４，７６を有する一対のハウジング部分１２，１４と、前記開口７４，７６を介して電気的接触が実現するメモリチップ２４と、前記ハウジング部分１２の一方から突出し、他方のハウジング部分１４の空洞１２６内で他方のハウジング部分に溶接される突起１２２と、を有する。 - 特許庁

The semiconductor device comprises a memory part where, provided in an element formation region within a chip region of a wafer, a cell is formed using a trenched capacitor, a bonding pad 304 provided around the element formation region, and a dummy trench 303 formed, at least, either above a dicing line 305 of the wafer or below the bonding pad 304.例文帳に追加

ウェハにおけるチップ領域中の素子形成領域に設けられ、セルがトレンチ型キャパシタを用いて形成されたメモリ部と、前記素子形成領域の周辺に設けられたボンディングパッド３０４と、前記ウェハにおけるダイシングライン３０５上、前記ボンディングパッド３０４下方の少なくともいずれかに形成されたダミートレンチ３０３とを具備したことを特徴とする半導体装置。 - 特許庁

The radio control chip set 1a with a positioning function includes: an MAC control part 71 having a position measurement control means 75a, which takes out the transmission source MAC addresses of whole reception packets so as to define the addresses as the elements of an RSSI table by correspondence to reception signal strength; and a storage control part 74 for storing the elements in the RSSI table in a memory section 8.例文帳に追加

本発明の測位機能付無線制御チップセット１ａは、ＭＡＣ制御部７１に、すべての受信パケットの送信元ＭＡＣアドレスを取り出すと共にこれを受信信号強度と対応付けてＲＳＳＩテーブルの要素とする位置測定制御手段７５ａが設けられ、記憶制御部７４がこの要素をメモリセクション８内のＲＳＳＩテーブルに格納することを特徴とする。 - 特許庁

This invention, in general, refers to a shared memory multiprocessor system of IBM ESA/390 or RS/6000 system, or the like, and in particular refers to the method and the system that share, among a plurality of CPUs, the translation lookaside buffer(TLB2) of second level to improve the performance and reduce a chip area necessary for buffering the result of virtual/absolute address translation.例文帳に追加

本発明は一般に、ＩＢＭ ＥＳＡ／３９０やＲＳ／６０００システムなどの、共用メモリ・マルチプロセッサ・システムに関し、特に、複数のＣＰＵの間で、第２レベルの変換索引バッファ（ＴＬＢ２）を共用することにより性能を向上し、仮想／絶対アドレス変換の結果をバッファリングするために必要とされるチップ面積を低減する方法及びシステムに関する。 - 特許庁

In read or write operation, in a freeze releasing circuit 60 in a semiconductor memory device, when a row-act signal /ROWACT is not activated in the prescribed period decided by a trailing edge delay circuit DL10 after a chip enable-signal/CE is made an H level, a freeze reset signal /FREEZRST is outputted from a logic gate L14 after the elapse of the prescribed period.例文帳に追加

書込または読出動作時、半導体記憶装置内のフリーズ解除回路６０において、チップイネーブル信号／ＣＥがＨレベルとなったのち、後縁遅延回路ＤＬ１０にて決定される所定期間中にロウアクト信号／ＲＯＷＡＣＴが活性化されない場合、所定期間経過後に論理ゲートＬ１４からフリーズリセット信号／ＦＲＥＥＺＲＳＴが出力される。 - 特許庁

The analog circuit may be formed by collecting all analog circuits to be formed in the semiconductor chip, for example, may be one of the particularily noise-susceptible analog circuits such as a power circuit, a calculating amplifier, a comparison amplifier, an RF receiving part, an RF transmitting part, an RF synthesizer, and a voltage build-up circuit or an amplifying circuit forming a part of a memory.例文帳に追加

アナログ回路は、半導体チップに形成されるべき全てのアナログ回路を集約化したものであっても良いし、例えば前記電源回路、演算増幅器、比較増幅器、ＲＦ受信部、ＲＦ送信部及びＲＦシンセサイザ部、それにメモリ部の一部を構成する電圧昇圧回路や増幅回路などのようにノイズの影響を特に受けやすいアナログ回路の１つであっても良い。 - 特許庁

To provide an IC card, an information processing system, an integrated circuit chip, and a data processor that can restore a system memory having been rewritten to maintain it without complicating processing of a reader writer or host controller even if some of a plurality of system memories can not be rewritten owing to a disconnection of power etc. when the plurality of system memories are rewritten with one command.例文帳に追加

１つのコマンドにより複数のシステム内メモリを書き換える場合に，電源断などで一部のシステム内メモリが書き換えられないような状況が発生したときであっても，リーダライタまたはホストコントローラの処理を複雑にすることなく，すでに書き換えたシステム内メモリを元に戻し，以前の状態を保持することの可能なＩＣカード，情報処理システム，集積回路チップ，およびデータ処理装置を提供する。 - 特許庁

The single-chip multiprocessor includes processing elements 16 each including a CPU 20, a network interface 32 connected to the CPU, an adjustable prefetch instruction cache 24 connected directly to the CPU and network interface, and a data transfer controller 30 connected directly to the CPU and a concentrated common memory 28 which is connected to the respective processing elements and shared by the processing elements.例文帳に追加

ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁

To provide a semiconductor nonvolatile memory device in which occurrence of defective holding characteristics caused by self-bias of the floating gate can be prevented, exclusive capacity for filling injected electric charges is not required, whole circuit constitution can be simplified, chip area is reduced, and lower cost can be realized, without causing excessive write in which electric charges are injected excessively in a floating gate is not caused.例文帳に追加

過剰にフローティングゲートに電荷が注入される過剰書き込みを発生させることなく、フローティングゲートの自己バイアスによる保持特性不良の発生をなくすことができるとともに、注入電荷充填用の専用容量を不要として全体の回路構成を簡略化することができ、チップ面積を削減して、より低コスト化を実現することができる半導体不揮発性メモリ装置を提供する。 - 特許庁

The single-chip multiprocessor comprises a plurality of processing elements 16, including a CPU 20, a network interface 32 connected to the CPU, an adjustable pre-fetch instruction cache 24 directly connected to the CPU and the network interface, and a data transfer controller 30 directly connected to the CPU; and a centralized shared memory 28 connected to each processing element and shared by each processing element.例文帳に追加

ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁

The number fuses required for relief of all pair fault can be reduced by providing a logic of upper pair (or lower pair) to the IO selecting circuit and thereby a chip size can be reduced as much as in the semiconductor memory device using more IO lines or word lines.例文帳に追加

ヒューズ信号ＰＡＩＲがハイレベルの時は、共にローレベルであるヒューズ信号ＦＩＯ０とＦＩＯ１で活性化される一つのＩＯ選択信号ＩＯＳＥＬ６に対する上位ＩＯペアＩＯ７を選択するＩＯ選択信号ＩＯＳＥＬ７を活性化でき、ヒューズ信号ＰＡＩＲがローレベルの時はＩＯ選択信号ＩＯＳＥＬ６に対する下位ＩＯペアＩＯ５を選択するＩＯ選択信号ＩＯＳＥＬ５を活性化できる。 - 特許庁

To provide an IC module for use in a contactless IC card such as a credit card by adhesion having on a film substrate an IC chip including a memory storing unique information and a microprocessor for information processing, and wiring including an antenna circuit for transmitting the unique information to an external apparatus which has a slit shaped and directed to break the film substrate in whatever direction the film substrate is peeled for an illicit purpose such as alteration or forgery.例文帳に追加

クレジットカードのような非接触ＩＣカードに接着にて内蔵され、固有情報を格納するメモリや情報処理を行うマイクロプロセッサを含むＩＣチップと、外部機器と固有情報の送受信を行うためのアンテナ回路を含む配線が、フィルム状の基板に備えられたＩＣモジュールにおいて、このフィルム状の基板が、変造や偽造等の不正目的で引き剥がされるとき、いずれの方向からでも、剥がしのときに加わる作用によってフィルム状の基板が破断される切り込みを、その切り込み形状とその向きに特徴をもたせたものである。 - 特許庁