「memory chip」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

To provide a multi-chip semiconductor device and a memory card with which production efficiency is enhanced and manufacturing cost is reduced.例文帳に追加

生産効率の向上と製造コストの更なる低減が図れるマルチチップ半導体装置及びメモリカードを提供することを目的としている。 - 特許庁

According to this, even if a nonvolatile memory chip belonging to one storage are is broken, the other storage area is successively enabled.例文帳に追加

これにより、一方の格納領域に属する不揮発性メモリチップが破損した場合でも、他方の格納領域は引き続き使用可能となる。 - 特許庁

After the data are written into the memory chip 14 via the data write wiring 15, the cut-away portion 12 is cut away from the printed board 10 and discarded.例文帳に追加

そして、データ書込用配線１５を介してメモリチップ１４にデータを書き込んだ後、プリント基板１０から切捨部分１２を切り捨てる。 - 特許庁

When normal copy is taken from this sheet, image information stored in the memory chip 2 is read and copied by a special purpose copying machine.例文帳に追加

この用紙から正規のコピーをとる場合には、専用の複写機により、メモリチップ２に記憶されている画像情報を読み出してコピーを行う。 - 特許庁

The communication chip 51 is connected in loop shape with memory chips 53-0, 53-1, 53-2, 53-3 through buses B0, B1, B2, B3, B4 so that data are sequentially transmitted in one direction.例文帳に追加

通信チップ51はバスB0,B1,B2,B3,B4を介して、メモリチップ53-0,53-1,53-2,53-3と、データが一方向に順次伝送されるように、ループ状に接続されている。 - 特許庁

Chip resistance sockets (6a, 6b) are set for the signal line by the branch line connected to the load circuit and the signal line connected to the memory module.例文帳に追加

信号線に対して、負荷回路に接続する分岐線とメモリモジュールに繋がる信号線とで、チップ抵抗ソケット（６ａ、６ｂ）を設置している。 - 特許庁

To provide a semiconductor memory device which supplies sufficient power supply to a circuit which is distant from pads, while suppressing an increase in a chip area.例文帳に追加

チップ面積の増大を抑えてパッドから離れた回路に十分な電源を供給することが可能な半導体記憶装置を提供する。 - 特許庁

To provide a microelectronic structure capable of effectively arranging via-electrodes, a multi-chip module, a memory card, and a method of manufacturing an integrated circuit element.例文帳に追加

ビア電極を効果的に配しうるマイクロ電子構造体、マルチチップモジュール、メモリカード及び集積回路素子の製造方法を提供する。 - 特許庁

To provide a semiconductor memory card that achieves a reduction in cost by using a lead frame and further enhances forming properties of a circuit of a semiconductor chip.例文帳に追加

リードフレームを用いて低コスト化を図った上で、半導体チップの回路の形成性を向上させた半導体メモリカードを提供する。 - 特許庁

The PNDRAM has plural applications as a single chip such as a main memory related to ID, BIOS, or operating system information and the like.例文帳に追加

ＰＮＤＲＡＭは、単一チップにおいて主メモリをＩＤ、ＢＩＯＳ、またはオペレーティング・システム情報と結び付けるなど、複数のアプリケーションを有する。 - 特許庁

To shorten a test time by providing mechanism performing discriminating and adjustment of internal voltage inside of a chip in gate voltage adjustment of a flash memory.例文帳に追加

フラッシュメモリのゲート電圧調整において、チップ内部で内部電圧判定と調整を行う機構を設けることにより、検査の時短を図る。 - 特許庁

To provide a low-power-consumption IC chip for a non-contact IC card by securing reliability such as data retaining characteristics of a nonvolatile memory.例文帳に追加

不揮発性メモリのデータ保持特性等の信頼性を確保しつつ、かつ低消費電力の非接触ＩＣカード用ＩＣチップを提供する。 - 特許庁

Then, a main body side contact 25 configured to contact each memory chip 23 and a wiring connected to the contact are disposed on the translation member 17.例文帳に追加

そして、直動部材１７には、各メモリチップ２３と接触される本体側接点２５およびこれに接続された配線が配設されている。 - 特許庁

To increase the transfer operation speed, to reduce the power consumption, to reduce the chip size, and to improve the sense margin in a multi-level flash memory and the like.例文帳に追加

多値フラッシュメモリ等の転送動作の高速化及び低消費電力化を図るとともに、そのチップサイズを縮小し、センスマージンを高める。 - 特許庁

The memory device comprises plural sense amplifiers arranged scatteredly in an integrated circuit chip, and each sense amplifier has a power node for receiving current.例文帳に追加

該メモリ装置は、集積回路チップに分散配置された複数のセンスアンプを含み、各センスアンプは電流を受取るためのパワーノードを有する。 - 特許庁

To provide a trace memory for storing internal bus access information for housing internal bus access information without increasing a chip area in a processor.例文帳に追加

チップ面積を増大させることなく内部バスアクセス情報を格納する内部バスアクセス情報格納用トレースメモリをプロセッサ内に設ける。 - 特許庁

To provide a semiconductor memory having a redundant circuit in which the circuit scale of a redundant circuit and the chip size are reduced.例文帳に追加

本発明は、冗長回路を有する半導体メモリに関し、冗長回路の回路規模を低減し、チップサイズを小さくすることを目的とする。 - 特許庁

The onboard computer 2 has a display 23 which is equipped with a chip 20 for packet communication, a GPS receiver 21 and a memory card 22, and sends information to the server 4.例文帳に追加

車載コンピュータ2はディスプレイ23を有し、パケット通信用チップ20とＧＰＳ受信機21及びメモリカード22が装着され、情報をサーバ4に送る。 - 特許庁

The ECC layer memory chip changes over the through-electrode positions of the ECC bits and the data bits so as not to conflict by converting the mat addresses.例文帳に追加

ＥＣＣ層メモリチップはマットアドレスの読み替えを行って、ＥＣＣビットとデータビットの貫通電極位置を競合しない位置に切換える。 - 特許庁

To provide for atomic update primitives in an asymmetric single-chip heterogeneous multiprocessor computer system having a shared memory with DMA transfers.例文帳に追加

ＤＭＡ転送との共有メモリを有する、非対称型単一チップ異種マルチプロセッサ・コンピュータ・システムに、アトミック更新のプリミティブを提供すること。 - 特許庁

On the slave chip 2, a nonvolatile configuration memory circuit 60 is formed for storing the circuit setting information of the FPGA circuit 50.例文帳に追加

子チップ２には、ＦＰＧＡ回路５０の回路設定情報を記憶するための不揮発性コンフィギュレーションメモリ回路６０が形成されている。 - 特許庁

To provide a network on chip (NOC) that includes integrated processor (IP) blocks, routers, memory communications controllers, and network interface controllers.例文帳に追加

統合プロセッサ（ＩＰ）・ブロック、ルータ、メモリ通信制御装置およびネットワーク・インターフェース制御装置を含むネットワーク・オン・チップ（ＮＯＣ）を提供すること。 - 特許庁

To provide a semiconductor element manufacturing method for stably forming a logic element, an EEPROM cell, and a flash memory cell in one chip.例文帳に追加

ロジック素子、ＥＥＰＲＯＭセル及びフラッシュメモリセルを１つのチップ内に安定して形成できる半導体素子の製造方法を提供すること。 - 特許庁

To reduce power consumption in an integrated circuit memory by lowering the power supply demand from an on-chip pumped VCCP power source.例文帳に追加

集積回路メモリの電力消費は、オンチップポンプＶＣＣＰ電源からの電力供給需要を低下させることによって低減される。 - 特許庁

The memory elements are disposed on a multilayer array in an interface region at cross points between the side face of the conductive stripe chip on the stack and the conductive lines.例文帳に追加

記憶素子は、スタック上の電導性帯片の側面と導電線との間の交点における界面領域の多層アレイに設けられる。 - 特許庁

by programming EEPROM memory via physical electrical contact before the RFID (radiofrequency identification) chip is packaged into transponder or card form 例文帳に追加

RFID(ラジオ周波識別)チップが応答器またはカード形態にパッケージされる前に, 物理的電気接点を介してEEPROMメモリをプログラムすることによって... - コンピューター用語辞典

by programming EEPROM memory via physical electrical contact before the RFID (radiofrequency identification) chip is packaged into transponder or card form 例文帳に追加

RFID(ラジオ周波識別)チップが応答器またはカード形態にパッケージされる前に、物理的電気接点を介してEEPROMメモリをプログラムすることによって... - コンピューター用語辞典

A CPU 101, a parallel terminating resistor 105 as a chip part and a memory 102 are mounted on the surface of an insulating substrate 100.例文帳に追加

絶縁基板１００の表面上に、ＣＰＵ１０１と、チップ部品としての並列終端抵抗１０５と、メモリ１０２とが搭載されている。 - 特許庁

Only when they match each other, a tri-state buffer 4g enables the flash memory chip 6 to be read.例文帳に追加

そして、コンペアレジスタ４ｆによる比較結果が一致した場合のみ、トライステイトバッファ４ｇによってフラッシュメモリチップ６に対する読み出しが許可される。 - 特許庁

Data (1) to (3) into which one write data is divided are sent in turn from a host computer device to a protocol DMA chip, and each time the protocol DMA chip receives any of the data (1) to (3), it immediately sends the data to the cache memory before all the data are present in the protocol DMA chip.例文帳に追加

本発明は、一つの書き込みデータが分割されたデータ（１）〜（３）がホストコンピュータ装置からプロトコル・DMAチップへ順次送信されるとともに、プロトコル・DMAチップにおいてすべて揃う前に、プロトコル・DMAチップは該データ（１）〜（３）を受信する都度、そのデータを直ちにキャッシュメモリへ送信する。 - 特許庁

The wiring for connecting the microcomputer 2 drip and the memory chip 4 to the conductive pad 10p for testing is connected to a conductive pad 7p in the outer row out of conductive pads 6p, 7p in two rows connected to the microcomputer chip 2.例文帳に追加

また、マイコンチップ２およびメモリチップ４をテスト用導電パッド１０ｐに接続する配線は、マイコンチップ２に接続される２列の導電パッド６ｐ、７ｐのうち、外側の列の導電パッド７ｐに接続する。 - 特許庁

Bonding pads 20 on a memory chip 3 mounted on the upper part of the logic chip 2 by a face-up method are connected to the lands 5a on the wiring board 1 through barrier metal layers 21 and Au wires 22 formed on respective bonding pads 20.例文帳に追加

また、ロジックチップ２の上部にフェイスアップ方式で実装されたメモリチップ３のボンディングパッド２０と配線基板１のランド５ａは、ボンディングパッド２０上のバリアメタル層２１とＡｕワイヤ２２とを介して接続されている。 - 特許庁

To provide a semiconductor device capable of improving performance by mounting a plurality of memory chips and a controller chip on a substrate, and providing a chip layout reducing the length of wiring among chips.例文帳に追加

基板上に複数のメモリチップとコントローラチップを搭載した半導体装置において、チップ間の配線を短縮するチップレイアウトを実現して性能向上を実現することができる半導体装置を提供する。 - 特許庁

A package 2 loading a memory 1 storing programs and data is provided with an IC chip 3 for storing ID information and an antenna 4 for transmitting the ID information stored in the IC chip 3 to a scanner with no contact.例文帳に追加

プログラム及びデータを格納したメモリー１を搭載するパッケージ２に、ＩＤ情報を格納するＩＣチップ３及びＩＣチップ３に格納されたＩＤ情報をスキャナーに非接触で送信するアンテナ４を設ける。 - 特許庁

On the upper and lower surfaces of the board of the lead frame 10 having the metal ball members 20, the memory chip 30 and the logic circuit chip 32 respectively produced by individual producing processes are installed to form EDRAM.例文帳に追加

金属球体２０を有するリードフレーム１０の基板の上面および下面に、それぞれ個別の製造プロセスにより製造されたメモリチップ３０及び論理回路チップ３２を設置することによりｅＤＲＡＭを構成させる。 - 特許庁

To provide an electronic music sound generator in which the number of pins of a chip is fewer than in the case when each memory is connected to outside, and in which processing speed of a microcomputer does not become slow, even when the microcomputer and a sound source is integrated into one chip.例文帳に追加

各メモリを外部に接続するのに比べてチップのピン数が少なくて済み、且つマイコンと音源を１チップに集積化しても、マイコンの処理スピードが犠牲にならない電子楽音発生器を提供する。 - 特許庁

The prescribed product information and the prescribed manufacturing information of the pulley unit 10 are memorized to the memory part 31b of this IC chip 30 by attaching an IC chip 30 to a seal member 16 in the pulley unit 10.例文帳に追加

プーリユニット１０において、シール部材１６にＩＣチップ３０を取り付けて、このＩＣチップ３０の記憶部３１ｂに当該プーリユニット１０の所定の製品情報、及び所定の製造情報を記憶させる。 - 特許庁

The memory chip packaged in the package is tested with the internal test pattern (the first test mode) generated in the logic chip or the external test pattern (the second test mode) supplied from the outside according to the mode select signal.例文帳に追加

パッケージに実装されたメモリチップは、モード選択信号に応じて、ロジックチップ内で発生する内部試験パターン（第１試験モード）または外部から供給される外部試験パターン（第２試験モード）を使用して試験される。 - 特許庁

To provide a method and a device for testing an electronic circuit device whereby the overall action of the electronic circuit device, the action of a single computing circuit chip, and the action of a single memory chip can be easily tested.例文帳に追加

電子回路装置の全体動作のテストと、演算回路チップの単体動作テストと、メモリチップの単体動作テストを容易に行うことができる電子回路装置のテスト方法、およびテスト装置を提供する。 - 特許庁

Since a plurality of small memories 23 having independent memory areas as a memory 22 and same size are gathered without scattering memory apparatus chips 20 arranged on one wiring chip 10 and each of them has an independent memory function, miniaturization of the semiconductor apparatus and preventing loss of signal propagation speed are attained efficiently.例文帳に追加

一つの配線チップ１０上に配設される記憶装置チップ２０を点在させることなく、メモリ２２として独立した記憶領域を持つ同一な大きさの複数の小メモリ２３を集合させ、それぞれに独立したメモリ機能を持たせたので、半導体装置の小型化、信号伝播速度をロス防止が効率よく図れる。 - 特許庁

A memory array part as a DRAM or an SRAM is provided in the package of a memory IC chip as a semiconductor memory device, and in addition to this, a plurality of interface modules corresponding to various memory types such as an SDR, a DDR, a DDR2...a DDR(n), the SRAM, a DPRAM, a FIFO are also provided.例文帳に追加

半導体メモリ装置としてのメモリＩＣチップのパッケージ内に、ＤＲＡＭ又はＳＲＡＭとしてのメモリアレイ部が設けられていることに加え、例えばＳＤＲ、ＤＤＲ、ＤＤＲ２・・・ＤＤＲ（ｎ）、ＳＲＡＭ、ＤＰＲＡＭ、ＦＩＦＯ等の各種のメモリタイプに応じた複数のインターフェースモジュールも設けられているようにする。 - 特許庁

In the memory card of a type of holding a memory main body 4 provided with a wiring board 4a and a semiconductor chip mounted on the main surface by clamping it by a first case 2a and a second case, the memory main body 4 whose plane outer shape is smaller than the half of the plane outer shape of the memory card is used.例文帳に追加

配線基板４ａとその主面上に実装された半導体チップとを有するメモリ本体４を第１ケース２ａおよび第２ケースで挟み込むようにして保持するタイプのメモリカードにおいて、平面外形がメモリカードの平面外形の半分よりも小さいメモリ本体４を用いる。 - 特許庁

In an SiP which constitutes a processing system for portable telephone by mounting a microcomputer chip 2 flip-chip mounted on a main plane of a wiring substrate 5 and a memory chip 3 mounted on the rear side thereof in the same sealing body, pads CP1, CP2 for clock signal are arranged in both sides located mutually in the opposite side of the main plane of the microcomputer chip 2.例文帳に追加

配線基板５の主面上にフリップチップ実装されたマイコンチップ２と、その裏面上に搭載されたメモリチップ３とを同一封止体内に混載させて、携帯電話用の処理システムを構築したＳｉＰにおいて、マイコンチップ２の主面の互いに反対側に位置する両辺側に、クロック信号用のパッドＣＰ１，ＣＰ２を配置した。 - 特許庁

The optimum correction information is calculated (step S402) based on an electric characteristic result of an IC chip in the packaged IC chip just before delivery determined as a defective in an inspection process (step S401), and the calculated correction information is written in a nonvolatile memory for correction inside the IC chip to correct the electric characteristic of the IC chip (step S403).例文帳に追加

検査工程（ステップＳ４０１）において不良品と判定された出荷直前のパッケージ化されたＩＣチップに対し、その電気特性結果から最適な補正情報を算出し（ステップＳ４０２）、算出した補正情報をＩＣチップ内の補正用の不揮発メモリに書き込んで半導体チップの電気特性を補正する（ステップＳ４０３）。 - 特許庁

The control, address, or data pad 113a of the first memory chip 103a is wire-bonded to a first stitch 109 arranged in a line along one rectangular side; and a chip select pad 121a and a chip select pad 121b are wire-bonded to a second stitch 111 arranged in a line along an adjacent side at the side of the chip select pad 121a.例文帳に追加

第一メモリチップ１０３ａのコントロール、アドレスまたはデータパッド１１３ａが、矩形の一辺に沿って一列に配置された第一ステッチ１０９にワイヤボンディングされ、チップセレクトパッド１２１ａおよびチップセレクトパッド１２１ｂは、チップセレクトパッド１２１ａの側の隣接辺に沿って一列に配置された第二ステッチ１１１にワイヤボンディングされる。 - 特許庁